-
公开(公告)号：CN107483182B
公开(公告)日：2020-08-21
申请号：CN201710861279.6
申请日：2017-09-21
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出一种基于乱序执行的面向AES算法的抗功耗攻击方法，包括步骤：输入数据以组为单位缓存到输入部分随机输入先进先出队列中，部分随机输入先进先出队列以组为单位维持先进先出的顺序，通过动态地址加扰实现每组数据内部的输出顺序随机化；对输出的数据进行AES加密，同时通过动态地址恢复模块，保证每组加密后数据输出到部分随机输出先进先出队列时的顺序与输入到部分随机输入先进先出队列时一致。在每组数据之间，AES加密运算的数据具有随机性，有效的隐藏了AES密码算法中的功耗泄露，可以有效的抵抗功耗攻击。
-
公开(公告)号：CN107463354B
公开(公告)日：2020-08-21
申请号：CN201710565871.1
申请日：2017-07-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出了一种面向ECC(椭圆曲线密码)可伸缩串并混合并行度可变的双域Montgomery模乘电路电路，它由控制模块、Memory、寄存器组和双域流水线乘法单元组成，支持Montgomery模乘运算并行度可变，灵活的均衡Montgomery模乘运算的时间和面积开销，具有扩展性，最高可支持256bit的Montgomery模乘运算。资源约束条件下，通过降低电路模块的并行度来减少模乘的面积开销。同时可以通过增加电路的并行度来减少Montgomery模乘的运算时间。本发明可以根据使用场景灵活的在Montgomery模乘运算时间及电路面积中选择与均衡，使得采用本发明电路模块结构的ECC加密算法使用场景更加灵活。
-
公开(公告)号：CN105653474B
公开(公告)日：2018-11-06
申请号：CN201511017968.6
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/0877 , G06F12/0897
Abstract: 本发明公开了一种面向粗粒度动态可重构处理器的配置缓存控制器，由配置缓存控制逻辑、配置缓存分级表、配置缓存存储器、配置缓存查找表、配置缓存接口、配置缓存解析器和配置缓存控制逻辑组成；上述各组成部分协同工作，实现对配置单元的预取与更新，利用本发明可有效减少可重构阵列读取配置信息所需的时间，提升粗粒度动态可重构系统的性能。
-
公开(公告)号：CN107608234A
公开(公告)日：2018-01-19
申请号：CN201710854352.7
申请日：2017-09-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05B17/02
Abstract: 本发明公开了一种可重构系统的动态精度仿真控制器及方法，包括可重构系统、动态精度控制器、可重构配置接口、配置总线、流水总线、可重构系统输入输出端口；所述可重构系统以模块为单位，其输入端接配置总线，输出端接流水总线；所述可重构配置接口用于实现对可重构系统的配置信息切换与动态精度控制器的使能与配置信息切换；所述动态精度控制器用于实现可重构系统的模块精度可变；所述配置总线和流水总线用于实现可重构系统与外部配置信息的传递；所述可重构输入输出端口用于实现可重构系统的数据输入与可重构运算数据的输出。本发明达到了可重构系统内部动态精度可控的目的，提高了可重系统仿真的灵活性，加快了可重构系统的设计开发与验证流程。
-
公开(公告)号：CN106155979A
公开(公告)日：2016-11-23
申请号：CN201610334543.6
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
CPC classification number: G06F15/7871
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法密钥扩展系统及扩展方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明针对DES算法密钥扩展，通过将多轮迭代在可重构处理器中并行移位替换的方式进行优化和加速。
-
Patent Agency Ranking
公开(公告)号：CN105790808A
公开(公告)日：2016-07-20
申请号：CN201610099729.8
申请日：2016-02-23
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: H04B7/0413 , H04L25/024
Abstract: 本发明提供一种面向MIMO检测的可重构阵列架构，应用于可重构处理器系统中。可重构阵列架构包含通用可重构阵列、特殊可重构阵列及共享存储体。相较于传统的可重构阵列计算架构，本文的架构可以实现多种矩阵运算及多种K值下的完整K?best算法，通过组合异构的可重构阵列，通过灵活的共享存储方式，完成高效的MIMO检测计算。
-
公开(公告)号：CN105656491A
公开(公告)日：2016-06-08
申请号：CN201511015976.7
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: H03M13/11
CPC classification number: H03M13/116
Abstract: 本发明公开了一种基于可配置计算阵列架构的多码率二元QC-LDPC码译码器及译码方法，译码器包括主控制器、主体译码运算器、数据存储单元和数据传输通路；主控制器用于接收译码请求，并提取译码率信息；主体译码运算器包括可配置计算单元阵列、阵列配置控制逻辑单元和配置存储单元，配置存储单用于译码率及对应的存储配置信息，阵列配置控制逻辑单元用于读取并解析配置信息，可配置计算单元阵列根据解析的配置信息进行重构配置以实现对应译码率的译码。本发明可以通过阵列配置控制逻辑单元对具有多功能的可配置计算单元阵列进行功能配置，从而完成不同译码环境下的不同计算需求。
-
公开(公告)号：CN109672524B
公开(公告)日：2021-08-20
申请号：CN201811514910.6
申请日：2018-12-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于粗粒度可重构架构的SM3算法轮迭代系统及迭代方法，迭代系统包括系统总线、可重构处理器和微处理器，可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆和4个可重构阵列块，配置单元进线口经系统总线与微处理器连接，出线口与各可重构阵列块连接；输入先进先出寄存器组经系统总线与微处理器连接；4个可重构阵列块分别与输入/输出先进先出寄存器组、通用寄存器堆连接；4个可重构阵列块之间经通用寄存器堆进行数据储存、读取和传递；输出先进先出寄存器组经系统总线与微处理器连接。此种技术方案在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等实现SM3算法的高效运算。
-
公开(公告)号：CN109672524A
公开(公告)日：2019-04-23
申请号：CN201811514910.6
申请日：2018-12-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于粗粒度可重构架构的SM3算法轮迭代系统及迭代方法，迭代系统包括系统总线、可重构处理器和微处理器，可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆和4个可重构阵列块，配置单元进线口经系统总线与微处理器连接，出线口与各可重构阵列块连接；输入先进先出寄存器组经系统总线与微处理器连接；4个可重构阵列块分别与输入/输出先进先出寄存器组、通用寄存器堆连接；4个可重构阵列块之间经通用寄存器堆进行数据储存、读取和传递；输出先进先出寄存器组经系统总线与微处理器连接。此种技术方案在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等实现SM3算法的高效运算。
-
公开(公告)号：CN106155979B
公开(公告)日：2019-03-19
申请号：CN201610334543.6
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法密钥扩展系统及扩展方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明针对DES算法密钥扩展，通过将多轮迭代在可重构处理器中并行移位替换的方式进行优化和加速。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.049 seconds)
