-
公开(公告)号：CN110782934A
公开(公告)日：2020-02-11
申请号：CN201910921924.8
申请日：2019-09-27
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G11C11/413 , G11C7/10
Abstract: 本发明提出采用时序推测型SRAM阵列的Cache行映射与替换方法，属于处理器体系结构技术研究领域。本发明提出的Cache中的数据阵列采用时序推测型SARM阵列，提出的映射替换方法与装置通过采用Cache行重映射，实现了每组Cache单元中“强”行所占比例大幅提升、访存请求命中“强”行概率大幅提升，通过优化Cache行替换策略将频繁访问的Cache行替换到“强”行，从而降低读访问延迟，提高Cache的性能。相较于传统的多管SRAM单元，ECC纠错机制等方案，本发明所提出的方案具有更好的性能、能耗和面积指标。
-
公开(公告)号：CN105677584A
公开(公告)日：2016-06-15
申请号：CN201511018082.3
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/0862 , G06F12/0893
CPC classification number: G06F12/0862 , G06F12/0893
Abstract: 本发明公开了一种基于统计推演的期望堆栈距离快速提取方法，在借助Gem5获取目标程序访存Trace流的基础上，依照执行顺序对每次访存请求进行标号。并利用红黑树索引结构记录访存地址及标号；当重用产生时，通过将当前请求执行标号同红黑树中记录的前次访存标号相减，获取重用距离；本发明通过采样的方法，找出重用距离与基于Cache组关联的重用距离之间的转换关系，推导了重用距离分布与期望堆栈距离分布之间的转换关系。由于重用距离提取时间成本较低，且基于Cache组关联结构的期望堆栈距离分布可从上述的两次转换过程中获得。所以，本发明大幅提升了利用堆栈距离评估LRU-Cache访存行为的速度。
-
公开(公告)号：CN105653790A
公开(公告)日：2016-06-08
申请号：CN201511018113.5
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F17/5036 , G06N3/08
Abstract: 本发明公开了一种基于人工神经网络的乱序处理器Cache访存性能评估方法，访存指令乱序执行，使得利用二进制执行工具提取的堆栈距离分布在预测LRU-Cache访存行为时精度不高。本发明将红黑树与哈希表结合，设计基于Cache组关联结构的堆栈距离提取算法，并分别计算访存顺序与乱序执行的堆栈距离分布。利用BP神经网络拟合访存顺序执行的堆栈距离分布与访存缺失次数。将基于二进制执行工具提取的堆栈距离分布导入训练好的神经网络中，可高精度地预测Cache访存行为。本发明采用人工神经网络，有效地解决了利用二进制执行工具提取的堆栈距离分布在预测Cache访存行为上精度不高的问题。
-
公开(公告)号：CN105677584B
公开(公告)日：2019-01-04
申请号：CN201511018082.3
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/0862 , G06F12/0893
Abstract: 本发明公开了一种基于统计推演的期望堆栈距离快速提取方法，在借助Gem5获取目标程序访存Trace流的基础上，依照执行顺序对每次访存请求进行标号。并利用红黑树索引结构记录访存地址及标号；当重用产生时，通过将当前请求执行标号同红黑树中记录的前次访存标号相减，获取重用距离；本发明通过采样的方法，找出重用距离与基于Cache组关联的重用距离之间的转换关系，推导了重用距离分布与期望堆栈距离分布之间的转换关系。由于重用距离提取时间成本较低，且基于Cache组关联结构的期望堆栈距离分布可从上述的两次转换过程中获得。所以，本发明大幅提升了利用堆栈距离评估LRU‑Cache访存行为的速度。
-
公开(公告)号：CN105630458A
公开(公告)日：2016-06-01
申请号：CN201511019177.7
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F9/3844 , G06F9/3802 , G06N3/088
Abstract: 本发明公开了一种基于人工神经网络的乱序处理器稳态下平均吞吐率的预测方法，借助指令集模拟器的全仿真环境获取目标程序执行阶段的微架构无关参数，再利用SOM和Kmeans算法提取出输入数据中的特征点，最后通过BP神经网络拟合微架构无关参数与稳态平均吞吐率的关系，训练出精度较高的模型。模型训练完成后，通过模拟器获得程序的微架构无关信息，导入到训练好的神经网络中，即可快速准确地预测实际稳态平均吞吐率值。本发明采用人工神经网络，极大地提高了乱序处理器稳态下平均吞吐率的预测精度和速度。
-
Patent Agency Ranking
公开(公告)号：CN110781062B
公开(公告)日：2023-08-04
申请号：CN201910922145.X
申请日：2019-09-27
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出一种加速软件trace信息提取的采样方法，涉及计算机体系结构与建模技术领域。本发明提出的采样方法，实现对软件trace信息进行两级采样，包括：第一级为区间采样，包括程序特征向量的采集和归一化处理、在线阶段分类、以及采用指数变化步长的采样方法；第二级为区间内采样，包括采样区间内trace信息的采集和存储。该采样方法面向处理器解析模型所需的trace信息提取，通过采集trace信息中具有代表性片段的软件特征信息，提升trace信息的分析统计速度，减少利用二进制分析工具提取trace信息的耗时，有效提高采用解析模型进行处理器性能分析的效率。通过合理配置两级采样的各类参数，可以保证较高的性能评估准确度，并可降低10倍左右的trace信息分析统计时间开销。
-
公开(公告)号：CN110750856B
公开(公告)日：2023-06-06
申请号：CN201910846458.1
申请日：2019-09-06
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/20 , G06N3/0442 , G06N3/0464 , G06N3/08
Abstract: 本发明提出一种基于机器学习的有效指令窗口大小评估方法，属于计算机体系结构与建模领域。该方法以有效ROB作为因变量，并以该有效ROB所对应的193维微架构无关参数及6维硬件配置参数作为自变量，采用控制变量法设计出训练样本集，采用机器学习方法对有效指令窗口大小进行建模，并采用训练样本集训练模型以获得能够预测有效指令窗口大小的经验模型。本发明以有效指令窗口大小代替ROB窗口大小，从而提高CPI栈理论模型的精度。另外，本发明实现了对有效指令窗口大小的评估，也可以作为ROB大小选择的评估依据。
-
公开(公告)号：CN110750856A
公开(公告)日：2020-02-04
申请号：CN201910846458.1
申请日：2019-09-06
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出一种基于机器学习的有效指令窗口大小评估方法，属于计算机体系结构与建模领域。该方法以有效ROB作为因变量，并以该有效ROB所对应的193维微架构无关参数及6维硬件配置参数作为自变量，采用控制变量法设计出训练样本集，采用机器学习方法对有效指令窗口大小进行建模，并采用训练样本集训练模型以获得能够预测有效指令窗口大小的经验模型。本发明以有效指令窗口大小代替ROB窗口大小，从而提高CPI栈理论模型的精度。另外，本发明实现了对有效指令窗口大小的评估，也可以作为ROB大小选择的评估依据。
-
公开(公告)号：CN105653790B
公开(公告)日：2019-03-29
申请号：CN201511018113.5
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于人工神经网络的乱序处理器Cache访存性能评估方法，访存指令乱序执行，使得利用二进制执行工具提取的堆栈距离分布在预测LRU‑Cache访存行为时精度不高。本发明将红黑树与哈希表结合，设计基于Cache组关联结构的堆栈距离提取算法，并分别计算访存顺序与乱序执行的堆栈距离分布。利用BP神经网络拟合访存顺序执行的堆栈距离分布与访存缺失次数。将基于二进制执行工具提取的堆栈距离分布导入训练好的神经网络中，可高精度地预测Cache访存行为。本发明采用人工神经网络，有效地解决了利用二进制执行工具提取的堆栈距离分布在预测Cache访存行为上精度不高的问题。
-
公开(公告)号：CN110781062A
公开(公告)日：2020-02-11
申请号：CN201910922145.X
申请日：2019-09-27
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出一种加速软件trace信息提取的采样方法，涉及计算机体系结构与建模技术领域。本发明提出的采样方法，实现对软件trace信息进行两级采样，包括：第一级为区间采样，包括程序特征向量的采集和归一化处理、在线阶段分类、以及采用指数变化步长的采样方法；第二级为区间内采样，包括采样区间内trace信息的采集和存储。该采样方法面向处理器解析模型所需的trace信息提取，通过采集trace信息中具有代表性片段的软件特征信息，提升trace信息的分析统计速度，减少利用二进制分析工具提取trace信息的耗时，有效提高采用解析模型进行处理器性能分析的效率。通过合理配置两级采样的各类参数，可以保证较高的性能评估准确度，并可降低10倍左右的trace信息分析统计时间开销。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.031 seconds)
