-
公开(公告)号：CN104617904A
公开(公告)日：2015-05-13
申请号：CN201510061730.7
申请日：2015-02-05
Applicant: 东南大学
IPC: H03G3/20
Abstract: 本发明公开了一种基于数字RSSI检测的自动增益控制电路及其控制方法，输入信号首先经过模拟的可编程增益放大器以一定的增益模式放大，放大后的模拟信号经过模数转换器转换为数字信号，再经过RSSI检测模块检测得到当前输出信号的强度Yout，然后通过增益控制模块确定增益模式并反馈到可编程增益放大器的增益控制端，实现增益的调节。采用此种RSSI检测方式，能够在输入信号发生变化的时候做出快速响应，另外对数字硬件电路的资源消耗少；自动增益控制的实现是根据当前的增益模式、检测到的RSSI信号进行，能够较快速调整到合适的增益模式；本发明的基于数字RSSI检测的自动增益控制电路响应快速、增益控制准确。
-
公开(公告)号：CN104168227B
公开(公告)日：2017-05-03
申请号：CN201410380674.9
申请日：2014-08-04
Applicant: 东南大学
Abstract: 本发明公开了一种应用于正交频分复用系统中载波同步的方法，包括以下步骤：1)OFDM系统的发射模块在有效OFDM符号前发送用于载波频偏估计的训练序列；2)根据接收到的训练序列的第一组移位相关序列的相位信息进行粗载波频偏估计；3)根据接收到的训练序列的第二组移位相关序列的相位信息进行细载波频偏估计；4)根据粗载波频偏估计值与细载波频偏估计值得到总的载波频偏估计值；5)根据总的载波频偏估计值进行载波频偏补偿；本发明提出的载波同步方法不依赖训练序列的特殊结构，能够有较好的估计性能和较低的复杂度,同时本发明的算法拥有较大的估计范围以及较小的估计均方误差，在高斯白噪声信道和多径衰落信道都有良好的性能。
-
公开(公告)号：CN106209028B
公开(公告)日：2019-03-05
申请号：CN201610462744.4
申请日：2016-06-23
Applicant: 东南大学
Abstract: 本发明公开了一种适用于低电源电压的环形压控振荡器，包括检测电路和主体电路；在检测电路中，工艺偏差以及电源电压的波动通过参考电流源以及电流镜转换为电压信号，电压信号经过运算放大器转换为控制电压Vt；在主体电路中，控制电压Vt通过改变该环形压控振荡器的负载使得该环形压控振荡器的工作频率相对于工艺偏差以及电源电压稳定；主体电路中的可控反相器，通过并联一个固定衬底电位的PMOS管来改善该环形压控振荡器的调谐线性度。本发明提出的环形压控振荡器适用于低电压低功耗的设计要求，并且相对工艺偏差稳定。
-
公开(公告)号：CN106209028A
公开(公告)日：2016-12-07
申请号：CN201610462744.4
申请日：2016-06-23
Applicant: 东南大学
CPC classification number: H03K3/0315 , H03L7/0995
Abstract: 本发明公开了一种适用于低电源电压的环形压控振荡器，包括检测电路和主体电路；在检测电路中，工艺偏差以及电源电压的波动通过参考电流源以及电流镜转换为电压信号，电压信号经过运算放大器转换为控制电压Vt；在主体电路中，控制电压Vt通过改变该环形压控振荡器的负载使得该环形压控振荡器的工作频率相对于工艺偏差以及电源电压稳定；主体电路中的可控反相器，通过并联一个固定衬底电位的PMOS管来改善该环形压控振荡器的调谐线性度。本发明提出的环形压控振荡器适用于低电压低功耗的设计要求，并且相对工艺偏差稳定。
-
Patent Agency Ranking
公开(公告)号：CN104090737A
公开(公告)日：2014-10-08
申请号：CN201410319001.2
申请日：2014-07-04
Applicant: 东南大学
IPC: G06F7/52
Abstract: 本发明公开了一种改进型部分并行架构乘法器及其处理方法，属于数字信号与系统技术领域，包括外部模块、第一选择开关、控制模块、部分积运算模块以及第一、第二、第三移位寄存器组；所述部分积运算模块包括第二、第三选择开关、高位加法器组和低位加法器组，部分积运算模块并行完成各阶段部分积的运算并将结果通过移位寄存器组保存，控制模块产生其他各模块的工作使能信号、各阶段相应模块的操作数选择信号以及输出使能信号，选择开关根据控制信号选取相应操作数送入移位寄存器组中完成移位操作。通过对加法器的复用，可以大大降低加法器寄存器数量，从而节省硬件资源。同时，在进行乘法运算时，采用了分级处理的方式，各级运算并行执行，降低了整体电路的运算延时。
-
公开(公告)号：CN108429540B
公开(公告)日：2021-06-15
申请号：CN201810151422.7
申请日：2018-02-11
Applicant: 东南大学
Abstract: 本发明公开一种低功耗高分辨率的数字相位发生器，包括信号注入电路和四级环形振荡器；上述四级环形振荡器包含第一延迟单元、第二延迟单元、第三延迟单元和第四延迟单元，上述信号注入电路包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接输入信号反相端，源极接地；第二NMOS管的栅极接输入信号同相端，源极接地；第一NMOS管的漏极连接第一延迟单元的输出正端，第二NMOS管的漏极连接第一延迟单元的输出负端。此种结构基于注入锁定技术实现，只需要调节环形振荡器的自由振荡器频率就可以实现高分辨的相位插值功能，具有非常低的功率消耗。
-
公开(公告)号：CN108429540A
公开(公告)日：2018-08-21
申请号：CN201810151422.7
申请日：2018-02-11
Applicant: 东南大学
Abstract: 本发明公开一种低功耗高分辨率的数字相位发生器，包括信号注入电路和四级环形振荡器；上述四级环形振荡器包含第一延迟单元、第二延迟单元、第三延迟单元和第四延迟单元，上述信号注入电路包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接输入信号反相端，源极接地；第二NMOS管的栅极接输入信号同相端，源极接地；第一NMOS管的漏极连接第一延迟单元的输出正端，第二NMOS管的漏极连接第一延迟单元的输出负端。此种结构基于注入锁定技术实现，只需要调节环形振荡器的自由振荡器频率就可以实现高分辨的相位插值功能，具有非常低的功率消耗。
-
公开(公告)号：CN104090737B
公开(公告)日：2017-04-05
申请号：CN201410319001.2
申请日：2014-07-04
Applicant: 东南大学
IPC: G06F7/52
Abstract: 本发明公开了一种改进型部分并行架构乘法器及其处理方法，属于数字信号与系统技术领域，包括外部模块、第一选择开关、控制模块、部分积运算模块以及第一、第二、第三移位寄存器组；所述部分积运算模块包括第二、第三选择开关、高位加法器组和低位加法器组，部分积运算模块并行完成各阶段部分积的运算并将结果通过移位寄存器组保存，控制模块产生其他各模块的工作使能信号、各阶段相应模块的操作数选择信号以及输出使能信号，选择开关根据控制信号选取相应操作数送入移位寄存器组中完成移位操作。通过对加法器的复用，可以大大降低加法器寄存器数量，从而节省硬件资源。同时，在进行乘法运算时，采用了分级处理的方式，各级运算并行执行，降低了整体电路的运算延时。
-
公开(公告)号：CN104168227A
公开(公告)日：2014-11-26
申请号：CN201410380674.9
申请日：2014-08-04
Applicant: 东南大学
Abstract: 本发明公开了一种应用于正交频分复用系统中载波同步的方法，包括以下步骤：1)OFDM系统的发射模块在有效OFDM符号前发送用于载波频偏估计的训练序列；2)根据接收到的训练序列的第一组移位相关序列的相位信息进行粗载波频偏估计；3)根据接收到的训练序列的第二组移位相关序列的相位信息进行细载波频偏估计；4)根据粗载波频偏估计值与细载波频偏估计值得到总的载波频偏估计值；5)根据总的载波频偏估计值进行载波频偏补偿；本发明提出的载波同步方法不依赖训练序列的特殊结构，能够有较好的估计性能和较低的复杂度,同时本发明的算法拥有较大的估计范围以及较小的估计均方误差，在高斯白噪声信道和多径衰落信道都有良好的性能。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.014 seconds)
