-
公开(公告)号：CN104394148B
公开(公告)日：2018-03-30
申请号：CN201410697250.5
申请日：2014-11-26
Applicant: 东南大学
IPC: H04L29/06
Abstract: 本发明提供了一种IPv6下IPSec协议外出处理硬件实现系统，包括：内网GMAC模块、数据进入缓存模块、IPSec协议封装处理模块、SA匹配模块、加密模块、认证模块、报文分片模块、数据外出缓存模块、外网GMAC模块。本发明通过一种硬件来实现对在IPv6环境下的网络层IP数据报进行IPSec协议外出处理，提供了IP数据报源点鉴别、数据完整性和保密性，有效的提高了基于软件的IPSec协议外出处理速率，将CPU在处理过程中完全释放出来。
-
公开(公告)号：CN105138489A
公开(公告)日：2015-12-09
申请号：CN201510497528.9
申请日：2015-08-13
Applicant: 东南大学
IPC: G06F13/40
CPC classification number: G06F13/4031
Abstract: 本发明公开了网络数据包缓存空间ID管理单元，属于网络数据处理的技术领域。所述网络数据包缓存空间ID管理单元包括：部件请求预处理模块、BID申请请求FIFO模块、BID释放请求FIFO模块、BID申请请求处理模块、BID释放请求处理模块、申请BID读接口控制模块、释放BID写接口控制模块、申请应答分发模块、释放应答分发模块。本发明结合并行兼顾优先级的思想采用FIFO的存储机制和交叉互连方式，并行执行BID申请、BID释放，提高了处理速度，实现了网络处理器中缓存空间ID乱序、高效的管理，明显改善了网络处理器中带宽瓶颈的问题。
-
公开(公告)号：CN105138489B
公开(公告)日：2018-04-10
申请号：CN201510497528.9
申请日：2015-08-13
Applicant: 东南大学
IPC: G06F13/40
Abstract: 本发明公开了网络数据包缓存空间ID管理单元，属于网络数据处理的技术领域。所述网络数据包缓存空间ID管理单元包括：部件请求预处理模块、BID申请请求FIFO模块、BID释放请求FIFO模块、BID申请请求处理模块、BID释放请求处理模块、申请BID读接口控制模块、释放BID写接口控制模块、申请应答分发模块、释放应答分发模块。本发明结合并行兼顾优先级的思想采用FIFO的存储机制和交叉互连方式，并行执行BID申请、BID释放，提高了处理速度，实现了网络处理器中缓存空间ID乱序、高效的管理，明显改善了网络处理器中带宽瓶颈的问题。
-
公开(公告)号：CN104980497B
公开(公告)日：2018-02-27
申请号：CN201510253970.7
申请日：2015-05-18
Applicant: 东南大学
Abstract: 本发明公开了一种基于Wishbone总线的ESP封装处理装置，属于网络安全数据处理技术领域。该装置包括：一组ESP前端封装处理模块、一组ESP后端封装处理模块、一组加密模块、一组认证模块，以及Wishbone总线模块；Wishbone总线模块分别与上述各模块连接。本发明利用硬件实现了对网络层IP数据包进行IPSec ESP协议封装处理，同时通过在Wishbone总线上连接多套处理系统，有效的提高了ESP协议封装处理的速度。本发明进一步提供了多种加密方式及多种认证方式，提升了系统的安全性及实用性。
-
Patent Agency Ranking
公开(公告)号：CN104699452A
公开(公告)日：2015-06-10
申请号：CN201510105468.1
申请日：2015-03-10
Applicant: 东南大学
IPC: G06F7/72
Abstract: 本发明公开了一种素域GF(P)下实现位宽可变的模乘法器，实现了P-224、P-256两种不同档位的底层模乘运算。包括：一个整数乘法模块和一个快速模约减模块。本发明针对传统加密算法特别是素域加密算法中基本计算单元之一的模乘法器只能计算特定位宽的缺点，设计了电路可复用的硬件结构单元，根据输入的位宽选择信号，配置硬件电路结构，适应不同的位宽情况，节省硬件电路面积，具有较高的运算速度，更具实用性，适用于在FPGA中实现。
-
公开(公告)号：CN104394148A
公开(公告)日：2015-03-04
申请号：CN201410697250.5
申请日：2014-11-26
Applicant: 东南大学
IPC: H04L29/06
CPC classification number: H04L69/03 , H04L61/6086 , H04L69/06
Abstract: 本发明提供了一种IPv6下IPSec协议外出处理硬件实现系统，包括：内网GMAC模块、数据进入缓存模块、IPSec协议封装处理模块、SA匹配模块、加密模块、认证模块、报文分片模块、数据外出缓存模块、外网GMAC模块。本发明通过一种硬件来实现对在IPv6环境下的网络层IP数据报进行IPSec协议外出处理，提供了IP数据报源点鉴别、数据完整性和保密性，有效的提高了基于软件的IPSec协议外出处理速率，将CPU在处理过程中完全释放出来。
-
公开(公告)号：CN104954222A
公开(公告)日：2015-09-30
申请号：CN201510266420.9
申请日：2015-05-22
Applicant: 东南大学
Abstract: 本发明公开了一种基于IPSEC协议的隧道模式ESP硬件封装装置，属于网络数据安全领域。该封装装置包括通过总线连接并使用乒乓模式工作的多个隧道模式ESP封装单元，所述隧道模式ESP封装单元包括：数据解析模块、一组加密模块、IPV4头重组模块、IPV6头重组模块、数据暂存模块、数据组装模块、认证模块、IP首部校验和模块。相比现有技术，本发明将要封装的数据包进行分段处理，通过改变每段的数据格式，添加起始位或长度校验字段，实现了安全高效的数据封装；本发明采用挂接多个封装模块实现乒乓操作模式，进一步提高了封装速度。
-
公开(公告)号：CN104980497A
公开(公告)日：2015-10-14
申请号：CN201510253970.7
申请日：2015-05-18
Applicant: 东南大学
CPC classification number: H04L67/2828 , H04L63/062 , H04L63/083 , H04L67/2842
Abstract: 本发明公开了一种基于Wishbone总线的ESP封装处理装置，属于网络安全数据处理技术领域。该装置包括：一组ESP前端封装处理模块、一组ESP后端封装处理模块、一组加密模块、一组认证模块，以及Wishbone总线模块；Wishbone总线模块分别与上述各模块连接。本发明利用硬件实现了对网络层IP数据包进行IPSec ESP协议封装处理，同时通过在Wishbone总线上连接多套处理系统，有效的提高了ESP协议封装处理的速度。本发明进一步提供了多种加密方式及多种认证方式，提升了系统的安全性及实用性。
-
公开(公告)号：CN104202054A
公开(公告)日：2014-12-10
申请号：CN201410472712.3
申请日：2014-09-16
Applicant: 东南大学
IPC: H03M7/30
Abstract: 本发明公开了一种硬件LZMA压缩实现系统，该系统包括：PCIE接口模块，其连接上位机，以与上位机进行通信；进入数据直接访问模块DMA，用于实现直接访问数据；数据读入缓存模块，用于缓存待压缩数据；LZ77压缩编码模块，用于对待压缩数据进行LZ77算法压缩编码，并产生数据读入缓存模块和区间编码模块的相关控制信号；区间编码模块，用于实现区间编码，对LZ77压缩后数据进行二次压缩；数据读出控制模块，用于将区间编码模块输出的压缩数据拼接成更适应外部高速总线的数据类型，并缓存拼接后的数据；外出数据直接访问模块DMA，用于实现直接访问数据。本发明提供的硬件LZMA压缩实现系统有效提高了基于软件的LZMA压缩算法的处理速率，将CPU从海量数据压缩处理中释放出来。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.026 seconds)
