公开(公告)号：CN103137670A

公开(公告)日：2013-06-05

申请号：CN201110395462.4

申请日：2011-12-03

Applicant: 上海北京大学微电子研究院

Inventor： 宋雯 ,  蒋乐乐 ,  刘丹青 ,  程玉华

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明提供了纳米工艺下非对称MOS结构及其设计方法。其中该结构包括：对于NMOS，栅到源端STI的距离小于栅到漏端STI的距离；对于PMOS，栅到漏端STI的距离小于栅到源端STI的距离。其中该方法包括：对于NMOS，将器件的栅到源端STI的距离缩小而将其栅到漏端STI的距离增大，这样可以在不增加器件面积的情况下提高器件性能；对于PMOS，将器件的栅到漏端STI的距离缩小而保持栅到源端STI的距离不变，这样可以在减小器件面积的情况下提高器件性能。

公开(公告)号：CN103137693A

公开(公告)日：2013-06-05

申请号：CN201110395526.0

申请日：2011-12-03

Applicant: 上海北京大学微电子研究院

Inventor： 蒋乐乐 ,  宋雯 ,  刘丹青 ,  程玉华

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明提供了一种纳米工艺下提高有源器件性能的设计方法，该方法设计条形衬底（B）并将之位于NMOS器件漏端（D）一侧，与D端相隔的距离为所采用工艺的设计规则最小值。该方法设计条形衬底（B）并将之位于PMOS器件源端（S）一侧，与S端相隔的距离为所采用工艺的设计规则最小值。这种有源器件结构可以提高NMOS器件性能，也不会削弱PMOS器件性能,同时不会增加额外的面积。由于实验表明NMOS和PMOS器件主要受D端方向STI应力的影响，因此在纳米级工艺节点中，位于NMOS器件D端方向的条形衬底结构，对NMOS器件能在该方向减小STI应力，提高NMOS器件驱动能力。而位于PMOS器件S端方向的条形衬底结构，在D端为开放状态而S端STI应力的减小并不明显影响PMOS性能，因此不会削弱PMOS器件驱动能力。随着工艺节点的降低，STI应力对器件性能的影响越来越显著，此结构器件在更小的工艺节点上对提高器件性能有着很大的提高。