雷达装置、控制电路以及程序存储介质

    公开(公告)号:CN112204421B

    公开(公告)日:2023-06-16

    申请号:CN201880093862.X

    申请日:2018-06-07

    Abstract: 雷达装置(150)具备:发送模块(100a),具备生成与基准信号同步的发送线性调频脉冲信号的RF信号源(2a);接收模块(100b),具备生成与基准信号同步的接收本地用的接收线性调频脉冲信号的RF信号源(2b),接收从发送模块(100a)发射的发送线性调频脉冲信号的反射波,使用接收线性调频脉冲信号对接收到的接收信号进行混频;以及信号处理部(8),根据接收模块(100b)进行混频得到的差拍信号,检测目标(50)。信号处理部(8)以将发送线性调频脉冲信号和接收线性调频脉冲信号相互错开定时而输出的方式,控制RF信号源(2a、2b)中的至少1个,使用从发送模块(100a)向接收模块(100b)的直接波的信号的相位,校正发送模块(100a)与接收模块(100b)之间的相位差的变动。

    可变增益放大器
    2.
    发明授权

    公开(公告)号:CN112514249B

    公开(公告)日:2024-10-22

    申请号:CN201880095789.X

    申请日:2018-08-10

    Abstract: 应用了本发明的可变增益放大器具备:第一晶体管群,与输入端子及输出端子连接,将来自输入端子的信号进行放大后输出到输出端子;第二晶体管群,与输入端子连接;第三晶体管群,与输出端子连接;以及控制部,使在第一晶体管群和第二晶体管群中接通的晶体管的总数恒定,且使在第一晶体管群和第三晶体管群的各个晶体管群中接通的晶体管的总数相同,控制第一晶体管群、第二晶体管群以及第三晶体管群。

    延迟同步电路、时钟发送电路和时钟收发电路

    公开(公告)号:CN115362428A

    公开(公告)日:2022-11-18

    申请号:CN202180027180.0

    申请日:2021-04-09

    Abstract: 延迟同步电路(3)构成为具有:脉冲合成电路(11),其生成包含与基准信号同步的第1脉冲信号和与反馈信号同步的第2脉冲信号的合成信号;VCDL(12),其使由脉冲合成电路(11)生成的合成信号延迟,输出延迟后的合成信号即延迟信号;脉冲分离电路(13),其生成与从VCDL(12)输出的延迟信号所包含的第1脉冲信号同步的第1分离信号,生成与延迟信号所包含的第2脉冲信号同步的第2分离信号;环形器(14),其在将由脉冲分离电路(13)生成的第1分离信号输出到时钟接收电路(21)后,将从时钟接收电路(21)返回的第1分离信号作为反馈信号输出到脉冲合成电路(11);以及延迟量控制电路(15),其按照基准信号与由脉冲分离电路(13)生成的第2分离信号之间的相位差,控制VCDL(12)中的合成信号的延迟量。

    信号生成电路
    5.
    发明公开

    公开(公告)号:CN106796288A

    公开(公告)日:2017-05-31

    申请号:CN201480082366.6

    申请日:2014-10-03

    Abstract: 以往的信号生成电路具有在因外部干扰而导致VCO的V‑F特性急剧变化的情况下无法对线性调频信号的误差进行补偿的问题。本发明的信号生成电路包括:控制电压设定部,其利用表示输出频率相对于电压的特性的电压频率特性来设定针对线性调频信号的控制电压;电压控制振荡器,其利用控制电压来改变输出信号的频率;正交解调部,其对电压控制振荡器的输出信号进行正交解调,生成相互正交的同相信号及正交信号;以及频率检测部,其基于同相信号及正交信号,检测电压控制振荡器的输出信号的频率,控制电压设定部利用根据控制电压与电压控制振荡器的输出信号的频率之间的关系导出的电压频率特性,对控制电压进行校正,电压控制振荡器基于由控制电压设定部校正后的控制电压生成线性调频信号。

    PLL电路
    6.
    发明授权

    公开(公告)号:CN110832778B

    公开(公告)日:2023-07-07

    申请号:CN201780092689.7

    申请日:2017-07-04

    Abstract: 相位频率比较器(4)对基准信号和可变分频器(3)的输出信号进行比较,输出与比较结果对应的频率的上升信号和下降信号。与门电路(9)进行上升信号与下降信号的逻辑与运算,输出运算结果作为重定时用信号CLKretime。触发器电路(10)在与门电路(9)的输出信号的定时保持频率控制电路(8)的输出信号并进行输出。ΔΣ调制器(7)与触发器电路(10)的输出对应地决定可变分频器(3)的分频比。

    雷达装置
    7.
    发明公开
    雷达装置 审中-实审

    公开(公告)号:CN115244425A

    公开(公告)日:2022-10-25

    申请号:CN202080098084.0

    申请日:2020-03-13

    Inventor: 堤恒次 池田翔

    Abstract: 在雷达装置(200)中,接收天线(4‑1、4‑2)直接接收多个模块(101‑1、101‑2)中的所属模块以外的模块的发送天线(3‑1、3‑2)发送的线性调频信号,混频器(5‑1、5‑2)对线性调频信号源(2‑1、2‑2)生成的线性调频信号和接收天线(4‑1、4‑2)接收到的线性调频信号进行混合,由此生成基带信号,模拟‑数字转换器(6‑1、6‑2)对混频器(5‑1、5‑2)生成的基带信号进行数字转换,由此生成数字信号。

    多相滤波器和滤波器电路

    公开(公告)号:CN108702140B

    公开(公告)日:2021-07-16

    申请号:CN201680081875.6

    申请日:2016-02-17

    Abstract: 得到能够利用1级结构实现低插入损失、并且实现振幅匹配和相位匹配的多相滤波器。第1可变电阻和第2可变电阻具有彼此相等的电阻值,该电阻值被设定为对第1输出端子至第4输出端子的输出中的正交的信号间的振幅误差进行校正的电阻值,第1可变电容、第2可变电容、第3可变电容和第4可变电容具有彼此相等的电容值,该电容值被设定为对第1输出端子~第4输出端子的输出中的正交的信号间的相位误差进行校正的电容值。

    PLL电路
    9.
    发明公开

    公开(公告)号:CN110832778A

    公开(公告)日:2020-02-21

    申请号:CN201780092689.7

    申请日:2017-07-04

    Abstract: 相位频率比较器(4)对基准信号和可变分频器(3)的输出信号进行比较,输出与比较结果对应的频率的上升信号和下降信号。与门电路(9)进行上升信号与下降信号的逻辑与运算,输出运算结果作为重定时用信号CLKretime。触发器电路(10)在与门电路(9)的输出信号的定时保持频率控制电路(8)的输出信号并进行输出。ΔΣ调制器(7)与触发器电路(10)的输出对应地决定可变分频器(3)的分频比。

    可变分频器
    10.
    发明公开

    公开(公告)号:CN108834431A

    公开(公告)日:2018-11-16

    申请号:CN201680083289.5

    申请日:2016-03-16

    CPC classification number: H03K23/64 H03L7/18

    Abstract: 设定数据输出电路(3)构成为与从第1分频器组(1)的多个双模分频器(1-1、1-2)中的、被从复位电路(6)输出无效的复位信号的双模分频器中末级的双模分频器输出的分频信号同步地,更新设定数据。由此,在与分频动作相关的有效的双模分频器中,最后级的双模分频器的分频比为3分频时,即便被赋予了减少与分频动作相关的有效的双模分频器的个数的分频比设定数据,也能够实现正常的分频动作。

Patent Agency Ranking