公开(公告)号：CN118139416A

公开(公告)日：2024-06-04

申请号：CN202311603921.2

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金志雄 ,  金泰勋 ,  文基俸 ,  S·R·李 ,  李诚馥 ,  林浚熙 ,  崔洛龙 ,  黄善劲

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/50

Abstract: 提供了一种半导体存储器装置和一种电子系统。该半导体存储器装置包括：衬底；模制结构，其包括按照台阶形状堆叠的栅电极以及模制绝缘层；沟道结构，其在衬底上，与栅电极交叉并且穿过模制结构；单元接触件，其连接至栅电极；第一层间绝缘层，其在模制结构上并且覆盖沟道结构和单元接触件；第一金属图案，其连接至沟道结构，第一金属图案的上表面与第一层间绝缘层的上表面共面；第二金属图案，其连接至单元接触件，第二金属图案的上表面与第一金属图案的上表面共面；第一阻挡层，其沿着第一层间绝缘层的上表面、第一金属图案和第二金属图案延伸；以及第一虚设穿通件，其穿过第一阻挡层。

公开(公告)号：CN118139415A

公开(公告)日：2024-06-04

申请号：CN202311601446.5

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 金森基 ,  金南斌 ,  金志雄 ,  金泰勋 ,  S·R·李 ,  林浚熙 ,  崔洛龙 ,  黄善劲

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/50

Abstract: 一种半导体存储器装置，包括：衬底，其包括单元阵列区域和延伸区域；模制结构，其包括顺序地堆叠在衬底的单元阵列区域上并且以阶梯形状堆叠在衬底的延伸区域上的多个栅电极、以及与多个栅电极交替地堆叠的多个模制绝缘膜；多个沟道结构，其位于衬底的单元阵列区域上，其中，多个沟道结构中的每一个延伸穿过模制结构并且与多个栅电极交叉；多个单元接触件，其位于衬底的延伸区域上并且分别连接到多个栅电极；第一层间绝缘膜，其位于模制结构上，以便覆盖多个沟道结构和多个单元接触件。