公开(公告)号：CN113013083A

公开(公告)日：2021-06-22

申请号：CN202011020787.X

申请日：2020-09-25

Applicant: 三星电子株式会社

Inventor： 文锦妃 ,  金镇用 ,  李准原 ,  黄光台 ,  金益秀 ,  任智芸

IPC: H01L21/762 ,  H01L21/02

Abstract: 本申请提供了形成材料膜的方法、集成电路器件和制造集成电路器件的方法。为了制造集成电路(IC)器件，制备了具有限定沟槽的台阶结构的下结构。在沟槽内部形成材料膜。为了形成材料膜，将包括第一中心元素和具有第一尺寸的第一配体的第一前体供应到下结构上，以在下结构上形成第一前体的第一化学吸附层。将包括第二中心元素和具有小于第一尺寸的第二尺寸的第二配体的第二前体供应到包括第一化学吸附层的所得结构上，以在下结构上形成第二前体的第二化学吸附层。将反应气体供应到第一化学吸附层和第二化学吸附层。

公开(公告)号：CN108206184B

公开(公告)日：2023-05-02

申请号：CN201711337133.8

申请日：2017-12-14

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  李艺路 ,  黄光台 ,  金光敏 ,  金容宽 ,  金志永

IPC: H10B12/00 ,  H01L23/528

Abstract: 本发明构思涉及一种半导体存储器件。一种半导体器件包括包含有源区域的衬底。位线结构延伸跨过有源区域。着落垫设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括金属性材料。

公开(公告)号：CN108206184A

公开(公告)日：2018-06-26

申请号：CN201711337133.8

申请日：2017-12-14

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  李艺路 ,  黄光台 ,  金光敏 ,  金容宽 ,  金志永

IPC: H01L27/108 ,  H01L23/528

Abstract: 本发明构思涉及一种半导体存储器件。一种半导体器件包括包含有源区域的衬底。位线结构延伸跨过有源区域。着落垫设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括金属性材料。