公开(公告)号：CN106169477A

公开(公告)日：2016-11-30

申请号：CN201610341241.1

申请日：2016-05-20

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  李虎基 ,  陈尚佑

IPC: H01L27/115

CPC classification number: H01L27/11573 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/11521 ,  H01L27/11526

Abstract: 本发明提供一种存储器件，该存储器件包括单元区域和邻近单元区域的外围电路区域。多个栅电极层和绝缘层层叠在衬底上于单元区域中，并且多个电路器件在外围电路区域中。第一层间绝缘层在衬底上于外围电路区域中并且覆盖所述多个电路器件，第二层间绝缘层在衬底上于单元区域和外围电路区域中。阻挡层在所述多个电路器件上于第一和第二层间绝缘层之间。阻挡层在第一层间绝缘层的上表面上，阻挡层的一侧表面由第二层间绝缘层覆盖。

公开(公告)号：CN105206613B

公开(公告)日：2019-05-10

申请号：CN201510350640.X

申请日：2015-06-23

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  姜昌锡 ,  李敏镛 ,  陈尚佑

IPC: H01L27/11563

Abstract: 公开了一种垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、第一半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。第一半导体结构设置在第二区域中。保护层图案覆盖第一半导体结构。保护层图案具有与最下面的栅电极的厚度实质上相同的厚度。

公开(公告)号：CN105206613A

公开(公告)日：2015-12-30

申请号：CN201510350640.X

申请日：2015-06-23

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  姜昌锡 ,  李敏镛 ,  陈尚佑

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/11573 ,  H01L27/11575

Abstract: 公开了一种垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、第一半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。第一半导体结构设置在第二区域中。保护层图案覆盖第一半导体结构。保护层图案具有与最下面的栅电极的厚度实质上相同的厚度。

公开(公告)号：CN106169477B

公开(公告)日：2022-01-04

申请号：CN201610341241.1

申请日：2016-05-20

Applicant: 三星电子株式会社

Inventor： 郑元皙 ,  李虎基 ,  陈尚佑

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11568 ,  H01L27/11573

Abstract: 本发明提供一种存储器件，该存储器件包括单元区域和邻近单元区域的外围电路区域。多个栅电极层和绝缘层层叠在衬底上于单元区域中，并且多个电路器件在外围电路区域中。第一层间绝缘层在衬底上于外围电路区域中并且覆盖所述多个电路器件，第二层间绝缘层在衬底上于单元区域和外围电路区域中。阻挡层在所述多个电路器件上于第一和第二层间绝缘层之间。阻挡层在第一层间绝缘层的上表面上，阻挡层的一侧表面由第二层间绝缘层覆盖。