公开(公告)号：CN112599415A

公开(公告)日：2021-04-02

申请号：CN202010878009.8

申请日：2020-08-27

Applicant: 三星电子株式会社

Inventor： 尹铉喆 ,  郭旻哲 ,  金中熙 ,  金芝希 ,  朴容臣 ,  黄晶铉

IPC: H01L21/308 ,  H01L21/027 ,  H01L23/544 ,  G03F7/20

Abstract: 为了制造集成电路装置，在衬底上在用于形成多个芯片的第一区中和围绕第一区的第二区中形成特征层。特征层在第二区中具有台阶差部分。在特征层上，形成包括彼此堆叠的多个硬掩模层的硬掩模结构。在第一区和第二区中，形成覆盖硬掩模结构的保护层。在保护层上，形成光致抗蚀剂层。通过利用第二区中的台阶差部分作为对准标记将第一区中的光致抗蚀剂层曝光和显影来形成光致抗蚀剂图案。

公开(公告)号：CN117991595A

公开(公告)日：2024-05-07

申请号：CN202311340097.6

申请日：2023-10-16

Applicant: 三星电子株式会社

Inventor： 郭旻哲 ,  李汀镇 ,  李承润 ,  黄灿

IPC: G03F7/20

Abstract: 提供了一种光刻方法。光刻系统包括光源、光掩模台、投影光学系统和晶片台，并且投影光学系统包括变形透镜。在该光刻方法中，晶片和光掩模被各自安装在晶片台和光掩模台上，并且使用所述光掩模来执行第一曝光工艺，以将光掩模中所包括的图案的布局转移到晶片的第一半场。改变光掩模相对于晶片的相对位置，并且执行第二曝光工艺，以将光掩模中所包括的图案的布局转移到晶片的第二半场。

公开(公告)号：CN119247699A

公开(公告)日：2025-01-03

申请号：CN202410622273.3

申请日：2024-05-20

Applicant: 三星电子株式会社

Inventor： 金岛辉 ,  郭旻哲 ,  尹俊盛 ,  李汀镇 ,  李承润 ,  黄灿

IPC: G03F7/20

Abstract: 一种优化重叠测量条件的方法，包括：对于多个重叠测量条件中的每个重叠测量条件，测量衬底的多个位置的重叠；对于多个重叠测量条件中的每一个，基于测量的重叠计算关键参数指数(KPI)；对于多个重叠测量条件中的每一个，将KPI转换为基于KPF的关键参数函数(KPF)值，其中，KPF中的每一个具有相同的维度表示；对于多个重叠测量条件中的每一个，整合KPF值以生成整合KPF值；以及基于与多个重叠测量条件中的每一个相关联的整合KPF值，从多个重叠测量条件当中选择优化的重叠测量条件。

公开(公告)号：CN118248543A

公开(公告)日：2024-06-25

申请号：CN202311686775.4

申请日：2023-12-08

Applicant: 三星电子株式会社

Inventor： 李斗珪 ,  李汀镇 ,  郭旻哲 ,  李承润 ,  黄灿

IPC: H01L21/311 ,  H01L21/3213 ,  H01L21/66 ,  H10B12/00

Abstract: 提供了一种用于使用重叠测量来制造半导体器件的方法、以及通过该方法制造的半导体器件。该方法包括：在衬底上形成下图案，该下图案包括具有第一间距的下重叠键图案；在下图案上形成上图案，该上图案包括具有与第一间距不同的第二间距的上重叠键图案；测量下重叠键图案和上重叠键图案之间的重叠；去除上重叠键图案；以及在去除上重叠键图案之后，使用上图案作为蚀刻掩模来执行蚀刻工艺。