公开(公告)号：CN107393576B

公开(公告)日：2020-10-23

申请号：CN201710324650.5

申请日：2017-05-10

Applicant: 三星电子株式会社

Inventor： 赵硕进 ,  吴台荣

IPC: G11C7/04

Abstract: 一种阻抗校准电路，包括第一代码生成器、第一代码存储电路、第二代码生成器和第二代码存储电路。所述第一代码生成器生成上拉控制码，该上拉控制码是从比较目标输出高电平(VOH)电压与第一结点的第一电压所得的结果而获得的。当所述目标VOH电压变成与所述第一电压相同时，所述第一代码存储器电路存储所述上拉控制码。所述第二代码生成器生成下拉控制码，该下拉控制码是从比较所述VOH电压与第二结点的第二电压所得的结果而获得的。当所述目标VOH电压变成与所述第二电压相同时，所述第二存储电路存储所述下拉控制码。所述第一代码存储电路和所述第二代码存储电路分别存储上拉控制码和下拉控制码对。

公开(公告)号：CN110473870B

公开(公告)日：2025-02-11

申请号：CN201910183620.6

申请日：2019-03-12

Applicant: 三星电子株式会社

Inventor： 赵硕进 ,  吴台荣 ,  朴廷桓

IPC: H10D84/40 ,  H10D84/03

Abstract: 本公开提供了一种半导体存储器装置以及一种操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列和地址解码器。存储器单元阵列包括多个存储器块，所述多个存储器块中的每一个包括结合至字线和位线的多个动态存储器单元，所述多个存储器块中的每一个通过行地址的行块等同比特被划分为多个行块，并且行块中的每一个包括在第一方向上排列的多个子阵列块。地址解码器基于通过写命令或读命令接收的列地址改变存储或输出数据的存储器单元的物理行地址。

公开(公告)号：CN109285579B

公开(公告)日：2023-09-05

申请号：CN201810794935.X

申请日：2018-07-19

Applicant: 三星电子株式会社

Inventor： 金荣华 ,  吴台荣 ,  张晋熏 ,  赵硕进

IPC: G11C11/4074 ,  G11C11/409

Abstract: 提供了具有多个电压区域的存储器器件及其操作方法。该存储器器件包括存储器单元阵列；包括数据处理块的数据通路区域，所述数据处理块在读取/写入操作期间从/向存储器单元阵列传输读取/写入数据；和包括控制块的控制信号通路区域，所述控制块在读取/写入操作期间控制数据处理块。数据通路区域根据存储器器件的操作模式选择性地接收第一高电源电压或第一低电源电压。控制信号通路区域接收第一高电源电压而不管操作模式。

公开(公告)号：CN109285579A

公开(公告)日：2019-01-29

申请号：CN201810794935.X

申请日：2018-07-19

Applicant: 三星电子株式会社

Inventor： 金荣华 ,  吴台荣 ,  张晋熏 ,  赵硕进

IPC: G11C11/4074 ,  G11C11/409

Abstract: 提供了具有多个电压区域的存储器器件及其操作方法。该存储器器件包括存储器单元阵列；包括数据处理块的数据通路区域，所述数据处理块在读取/写入操作期间从/向存储器单元阵列传输读取/写入数据；和包括控制块的控制信号通路区域，所述控制块在读取/写入操作期间控制数据处理块。数据通路区域根据存储器器件的操作模式选择性地接收第一高电源电压或第一低电源电压。控制信号通路区域接收第一高电源电压而不管操作模式。

公开(公告)号：CN107393576A

公开(公告)日：2017-11-24

申请号：CN201710324650.5

申请日：2017-05-10

Applicant: 三星电子株式会社

Inventor： 赵硕进 ,  吴台荣

IPC: G11C7/04

Abstract: 一种阻抗校准电路，包括第一代码生成器、第一代码存储电路、第二代码生成器和第二代码存储电路。所述第一代码生成器生成上拉控制码，该上拉控制码是从比较目标输出高电平(VOH)电压与第一结点的第一电压所得的结果而获得的。当所述目标VOH电压变成与所述第一电压相同时，所述第一代码存储器电路存储所述上拉控制码。所述第二代码生成器生成下拉控制码，该下拉控制码是从比较所述VOH电压与第二结点的第二电压所得的结果而获得的。当所述目标VOH电压变成与所述第二电压相同时，所述第二存储电路存储所述下拉控制码。所述第一代码存储电路和所述第二代码存储电路分别存储上拉控制码和下拉控制码对。

公开(公告)号：CN110473870A

公开(公告)日：2019-11-19

申请号：CN201910183620.6

申请日：2019-03-12

Applicant: 三星电子株式会社

Inventor： 赵硕进 ,  吴台荣 ,  朴廷桓

IPC: H01L27/07 ,  H01L21/8234

Abstract: 本公开提供了一种半导体存储器装置以及一种操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列和地址解码器。存储器单元阵列包括多个存储器块，所述多个存储器块中的每一个包括结合至字线和位线的多个动态存储器单元，所述多个存储器块中的每一个通过行地址的行块等同比特被划分为多个行块，并且行块中的每一个包括在第一方向上排列的多个子阵列块。地址解码器基于通过写命令或读命令接收的列地址改变存储或输出数据的存储器单元的物理行地址。