公开(公告)号：CN119855192A

公开(公告)日：2025-04-18

申请号：CN202411450993.2

申请日：2024-10-17

Applicant: 三星电子株式会社

Inventor： 柳宗烈 ,  金宰陖 ,  张仁圭 ,  金光俊 ,  金成焕 ,  郑智元 ,  表正常

IPC: H10D30/60 ,  H10D62/10 ,  H10D62/60 ,  H10D62/832 ,  H10D62/834

Abstract: 公开了半导体装置。所述半导体装置包括：基底；有源图案，在基底上在第一方向上延伸；多个沟道层，在有源图案上并且在垂直方向上彼此间隔开；栅极结构，与有源图案交叉，栅极结构围绕所述多个沟道层并且在与第一方向正交的第二方向上延伸；以及源极/漏极图案，在有源图案的在栅极结构的两侧上的区域上，并且具有连接到所述多个沟道层的侧表面中的每个的半导体衬层以及在半导体衬层上的半导体填充层。半导体衬层包括掺杂有第一导电类型杂质的硅锗(SiGe)。半导体填充层包括具有比半导体衬层的锗(Ge)浓度高的Ge浓度的外延层，并且外延层掺杂有Ga。