公开(公告)号：CN112241103A

公开(公告)日：2021-01-19

申请号：CN202010674085.7

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 朴庆宰 ,  申武俊 ,  朴钟秀

IPC: G03F1/36 ,  H01L21/027 ,  G06F30/392

Abstract: 一种制造半导体装置的方法包括步骤：形成包括第一重复图案的下部结构；以及形成上部结构，该步骤包括形成第二重复图案以与所述下部结构上的所述第一重复图案中的每一个相对应，并且形成第二重复图案的步骤包括：准备用于所述第二重复图案的设计布局；通过对所述设计布局执行光学邻近校正(OPC)来形成包括校正后的第二重复图案的第一校正布局；通过对所述第一校正布局执行位置校正以移动所述校正后的第二重复图案的位置以与根据所述下部结构的物理变形的所述第一重复图案的改变后的位置相对应，来形成第二校正布局；使用所述第二校正布局来制造掩模；以及使用所述掩模来图案化光致抗蚀剂层。

公开(公告)号：CN111061130B

公开(公告)日：2024-04-16

申请号：CN201910777531.4

申请日：2019-08-22

Applicant: 三星电子株式会社

Inventor： 申武俊 ,  朴庆宰

IPC: G03F7/20

Abstract: 一种用于最小化半导体图案中的光学邻近校正误差的方法。该方法包括以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差；通过以预定单元进一步修改掩模的至少一侧，调整模拟布局形状的临界尺寸(CD)和目标布局形状的CD之间的CD误差以生成调整后的CD误差；以及通过用任意校正值修改掩模的每一侧来重新形成模拟布局形状。

公开(公告)号：CN111061130A

公开(公告)日：2020-04-24

申请号：CN201910777531.4

申请日：2019-08-22

Applicant: 三星电子株式会社

Inventor： 申武俊 ,  朴庆宰

IPC: G03F7/20

Abstract: 一种用于最小化半导体图案中的光学邻近校正误差的方法。该方法包括以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差；通过以预定单元进一步修改掩模的至少一侧，调整模拟布局形状的临界尺寸(CD)和目标布局形状的CD之间的CD误差以生成调整后的CD误差；以及通过用任意校正值修改掩模的每一侧来重新形成模拟布局形状。