公开(公告)号：CN110580923A

公开(公告)日：2019-12-17

申请号：CN201910269908.5

申请日：2019-04-03

Applicant: 三星电子株式会社

Inventor： 林周元 ,  李镐哲

IPC: G11C5/14 ,  G11C5/02

Abstract: 公开了一种半导体存储器件、其电力去耦电容器阵列以及包括其的存储器系统。半导体存储器件包括存储器单元阵列、外围电路和多个电力去耦电容器阵列。存储器单元阵列包括多个存储器单元，并且多个存储器单元中的每一个包括单元电容器。多个电力去耦电容器阵列中的每一个包括m×n矩阵形式的m×n个电力去耦电容器子阵列。m×n个电力去耦电容器子阵列中的每一个包括多个电力去耦电容器，并且多个电力去耦电容器中的每一个具有与单元电容器相同的结构，并且多个电力去耦电容器并联连接。彼此不同的第一电压和第二电压被施加到电力去耦电容器子阵列中在第一方向上相邻布置的两个和电力去耦电容器子阵列中在第二方向上相邻布置的两个。

公开(公告)号：CN118019326A

公开(公告)日：2024-05-10

申请号：CN202311250052.X

申请日：2023-09-26

Applicant: 三星电子株式会社

Inventor： 林周元 ,  徐宁焄

IPC: H10B12/00

Abstract: 一种半导体装置，包括衬底上的BLSA电路图案、在衬底的与BLSA电路图案相邻的部分上的列电路图案、以及单元阵列。单元阵列包括在BLSA电路图案和列电路图案上沿第一方向延伸并沿第二方向彼此间隔开的位线、沿第二方向延伸并沿第一方向彼此间隔开的栅电极、在栅电极在第一方向上的侧壁上的栅极绝缘图案、在栅极绝缘图案在第一方向上的侧壁上并接触位线的沟道、沟道上的着陆焊盘、以及着陆焊盘上的电容器。BLSA电路图案和列电路图案在竖直方向上与单元阵列重叠。

公开(公告)号：CN117594078A

公开(公告)日：2024-02-23

申请号：CN202311019119.9

申请日：2023-08-11

Applicant: 三星电子株式会社

Inventor： 林周元 ,  徐宁焄 ,  金尚玧

IPC: G11C7/06 ,  G11C7/12 ,  G11C11/4097

Abstract: 半导体存储器器件包括：存储器单元阵列，其位于第一层中，并且包括字线、单元位线和位于字线和单元位线交叉的区域中的存储器单元；以及位于不同于第一层的第二层中的至少一个位线感测放大器。位线感测放大器连接到与单元位线连接的位线以及连接到与位线相对应的互补位线。位线感测放大器检测存储在至少一个存储器单元中的数据。至少一个单元位线中的每一个被分割为两个或更多个部分，并且该两个或更多个部分别连接到与位线感测放大器连接的位线和互补位线。