公开(公告)号：CN120035135A

公开(公告)日：2025-05-23

申请号：CN202411256501.6

申请日：2024-09-09

Applicant: 三星电子株式会社

Inventor： 李到瑾 ,  金亮阧 ,  朴相郁 ,  徐旻揆 ,  李建烨 ,  李志惠 ,  洪定杓

IPC: H10B12/00 ,  H01L23/64

Abstract: 一种半导体存储器装置包括：导电图案，在基底上；下电极，连接到导电图案，并包括第一和第二部分；一个或多个电极侧壁支撑件，支撑下电极并接触下电极的侧壁；电极覆盖支撑件，设置在下电极上并接触下电极的顶面；电容器介电膜，在下电极、电极侧壁支撑件和电极覆盖支撑件上；以及上电极，在电容器介电膜上。下电极的第一部分随着其远离导电图案在第一方向上具有增大的宽度，并且下电极的第一部分的侧壁的斜率与下电极的第二部分的侧壁的斜率不同。

公开(公告)号：CN117939878A

公开(公告)日：2024-04-26

申请号：CN202311271667.0

申请日：2023-09-28

Applicant: 三星电子株式会社

Inventor： 李建烨 ,  金东昱 ,  金亮阧 ,  南象基 ,  朴相郁 ,  徐旻揆 ,  李到瑾 ,  张圣虎 ,  洪定杓

IPC: H10B12/00 ,  H10B53/30 ,  H01L23/64 ,  H10N97/00

Abstract: 一种半导体装置包括：下结构；下结构上的下电极，其中，每下电极包括第一下电极和在第一下电极上并且电连接至第一下电极的第二下电极；覆盖下电极的上电极；以及下电极与上电极之间电介质膜，其中，第一下电极包括柱状部分和在柱状部分上的突出部分，其中，突出部分具有接触第二下电极的复杂形状。

公开(公告)号：CN116896876A

公开(公告)日：2023-10-17

申请号：CN202310279606.2

申请日：2023-03-21

Applicant: 三星电子株式会社

Inventor： 徐旻揆 ,  金亮阧 ,  金容焕 ,  朴相郁 ,  李建烨 ,  李到瑾 ,  洪定杓

IPC: H10B12/00

Abstract: 一种制造集成电路器件的方法包括：在基板上形成具有依次堆叠的模制层和支撑层的模制结构；形成在垂直方向上穿过模制结构的垂直孔以及在第一垂直高度区域中在水平方向上从垂直孔向外延伸的弯曲空间；将垂直孔和弯曲空间暴露于预处理气氛，以使支撑层具有第一表面状态并且模制层具有不同于第一表面状态的第二表面状态；利用第一表面状态和第二表面状态之间的差异，通过选择性沉积工艺形成填充弯曲空间的弯曲互补图案；以及在垂直孔中形成与模制层、支撑层和弯曲互补图案接触的下电极。

公开(公告)号：CN118265443A

公开(公告)日：2024-06-28

申请号：CN202311690075.2

申请日：2023-12-11

Applicant: 三星电子株式会社

Inventor： 金亮阧 ,  朴相郁 ,  徐旻揆 ,  李建烨 ,  李到瑾 ,  洪定杓

IPC: H10N97/00 ,  H10B12/00

Abstract: 一种半导体存储器件，包括具有存储单元区域的衬底、以及在衬底的存储单元区域中的多个电容器结构，多个电容器结构中的每一个包括下电极、电容器介电层和上电极，其中，下电极包括第一下电极、在第一下电极上方的第二下电极、以及将第一下电极的顶端连接到第二下电极的底端的连接下电极，其中，上电极包括在水平方向上与连接下电极重叠的弯曲上电极，并且该弯曲上电极包括弯曲部分。

公开(公告)号：CN117641896A

公开(公告)日：2024-03-01

申请号：CN202311051634.5

申请日：2023-08-21

Applicant: 三星电子株式会社

Inventor： 金亮阧 ,  朴相郁 ,  徐旻揆 ,  李建烨 ,  李到瑾 ,  洪定杓

IPC: H10B12/00

Abstract: 一种集成电路器件包括：衬底，所述衬底具有限定在其中的多个有源区；第一字线结构，所述第一字线结构包括第一字线、围绕所述第一字线的第一栅极电介质膜和围绕所述第一栅极电介质膜的氧化物半导体沟道层，所述第一字线结构掩埋在所述衬底中，并且与所述多个有源区中的第一有源区交叉；第二字线结构，所述第二字线结构包括第二字线和围绕所述第二字线的第二栅极电介质膜，所述第二字线结构掩埋在所述衬底中并与所述第一字线结构分离，并且与所述第一有源区交叉；直接接触，所述直接接触部分地穿过所述第一有源区和所述第一字线结构并且接触所述氧化物半导体沟道层；以及位线，所述位线接触所述直接接触。

公开(公告)号：CN117637714A

公开(公告)日：2024-03-01

申请号：CN202310855953.5

申请日：2023-07-12

Applicant: 三星电子株式会社

Inventor： 金亮阧 ,  金东昱 ,  朴相郁 ,  徐旻揆 ,  李建烨 ,  李到瑾 ,  洪定杓

IPC: H01L23/64 ,  H10N97/00 ,  H10B12/00

Abstract: 一种集成电路器件可以包括：导电区域，所述导电区域位于衬底上；第一电极，所述第一电极位于所述衬底上并且连接到所述导电区域，所述第一电极在横向方向上的宽度朝向所述衬底逐渐增大；第二电极，所述第二电极位于所述衬底上，所述第二电极包括硅锗膜，所述硅锗膜围绕所述第一电极；以及电介质膜，所述电介质膜位于所述第一电极和所述第二电极之间。所述硅锗膜的成分的含量可以根据与所述衬底的距离改变。

公开(公告)号：CN118019328A

公开(公告)日：2024-05-10

申请号：CN202311358400.5

申请日：2023-10-19

Applicant: 三星电子株式会社

Inventor： 李到瑾 ,  金东昱 ,  金亮阧 ,  朴相郁 ,  徐旻揆 ,  李建烨 ,  洪定杓

IPC: H10B12/00

Abstract: 提供了一种半导体装置，所述半导体装置包括：基底，包括有源区域；第一接合垫，连接到有源区域并且设置在基底上；第二接合垫，连接到有源区域，并且与第一接合垫间隔开，其中，第二接合垫设置在基底上；第一下电极，设置在第一接合垫上并且在与基底基本垂直的方向上延伸；第二下电极，设置在第二接合垫上并且在与基底基本垂直的方向上延伸；介电层，沿着第一下电极和第二下电极延伸；以及上电极，设置在介电层上，其中，第一接合垫的第一上表面相对于基底的下表面设置在第二接合垫的第二上表面下方。