公开(公告)号：CN109872967B

公开(公告)日：2024-06-11

申请号：CN201811285152.5

申请日：2018-10-31

Applicant: 三星电子株式会社

Inventor： 高永珉 ,  权赫宇 ,  李凖原

IPC: H01L21/768 ,  H01L23/538

Abstract: 提供了制造半导体装置的方法，所述方法包括：在目标层上顺序地形成第一硬掩模层、第二硬掩模层和光致抗蚀剂层；对光致抗蚀剂层进行图案化以形成光致抗蚀剂图案；将光致抗蚀剂图案用作蚀刻掩模顺序地对第二硬掩模层和第一硬掩模层进行图案化以形成第一硬掩模图案和位于第一硬掩模图案上的第二硬掩模图案；将第一硬掩模图案和第二硬掩模图案用作蚀刻掩模来蚀刻目标层，其中，第二硬掩模层包括掺杂杂质的非晶硅。

公开(公告)号：CN109872967A

公开(公告)日：2019-06-11

申请号：CN201811285152.5

申请日：2018-10-31

Applicant: 三星电子株式会社

Inventor： 高永珉 ,  权赫宇 ,  李凖原

IPC: H01L21/768 ,  H01L23/538

Abstract: 提供了制造半导体装置的方法，所述方法包括：在目标层上顺序地形成第一硬掩模层、第二硬掩模层和光致抗蚀剂层；对光致抗蚀剂层进行图案化以形成光致抗蚀剂图案；将光致抗蚀剂图案用作蚀刻掩模顺序地对第二硬掩模层和第一硬掩模层进行图案化以形成第一硬掩模图案和位于第一硬掩模图案上的第二硬掩模图案；将第一硬掩模图案和第二硬掩模图案用作蚀刻掩模来蚀刻目标层，其中，第二硬掩模层包括掺杂杂质的非晶硅。