公开(公告)号：CN107507825A

公开(公告)日：2017-12-22

申请号：CN201710437131.X

申请日：2017-06-12

Applicant: 三星电子株式会社

Inventor： 李乾实

IPC: H01L25/065 ,  H01L23/528

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L25/50 ,  H01L2224/16145 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2225/06593 ,  H01L23/528

Abstract: 本发明公开了半导体封装，该半导体封装包括：第一半导体芯片，包括在第一半导体芯片中的硅通孔和在第一半导体芯片的上部分中的第一沟槽部分；第二半导体芯片，在第一半导体芯片的上表面上并且经由第一半导体芯片的硅通孔电连接到第一半导体芯片；以及在第一半导体芯片和第二半导体芯片之间的绝缘接合层。该绝缘接合层填充第一沟槽部分。

公开(公告)号：CN111293076B

公开(公告)日：2024-12-06

申请号：CN201910821027.X

申请日：2019-08-30

Applicant: 三星电子株式会社

Inventor： 李乾实 ,  金东宽

IPC: H01L21/768

Abstract: 公开了一种制造半导体封装的方法，包括：形成第一再分布结构；在第一再分布结构上形成多个导电柱；将第一半导体芯片安装在第一再分布结构上；形成密封物，该密封物被配置为覆盖第一再分布结构的上表面、多个导电柱和第一半导体芯片；平坦化密封物；通过在平坦化的密封物中形成开口来暴露多个导电柱；以及在第一半导体芯片和密封物上形成第二再分布结构，第二再分布结构连接到多个导电柱。多个导电柱的上表面位于比第一半导体芯片的上表面低的水平高度处，并且第二再分布结构中包括的连接通孔的上表面的宽度大于连接通孔的下表面的宽度。

公开(公告)号：CN111293076A

公开(公告)日：2020-06-16

申请号：CN201910821027.X

申请日：2019-08-30

Applicant: 三星电子株式会社

Inventor： 李乾实 ,  金东宽

IPC: H01L21/768

Abstract: 公开了一种制造半导体封装的方法，包括：形成第一再分布结构；在第一再分布结构上形成多个导电柱；将第一半导体芯片安装在第一再分布结构上；形成密封物，该密封物被配置为覆盖第一再分布结构的上表面、多个导电柱和第一半导体芯片；平坦化密封物；通过在平坦化的密封物中形成开口来暴露多个导电柱；以及在第一半导体芯片和密封物上形成第二再分布结构，第二再分布结构连接到多个导电柱。多个导电柱的上表面位于比第一半导体芯片的上表面低的水平高度处，并且第二再分布结构中包括的连接通孔的上表面的宽度大于连接通孔的下表面的宽度。

公开(公告)号：CN118280948A

公开(公告)日：2024-07-02

申请号：CN202311821256.4

申请日：2023-12-27

Applicant: 三星电子株式会社

Inventor： 金大铉 ,  李乾实

IPC: H01L23/488 ,  H01L21/60

Abstract: 公开了半导体封装及其制造方法。该半导体封装包括：第一衬底，在第一衬底的第一表面上具有第一焊盘；第二衬底，在第一衬底上并且在第二衬底的第二表面上具有多个第二焊盘；以及连接端子，在第一衬底和第二衬底之间并且相应地将第一焊盘联接到第二焊盘。每个连接端子具有平行于第一衬底的第一表面并且彼此正交的第一长轴和第一短轴。当在平面图中观察时，每个连接端子的第一短轴指向第一衬底的中心。

公开(公告)号：CN107507825B

公开(公告)日：2023-06-23

申请号：CN201710437131.X

申请日：2017-06-12

Applicant: 三星电子株式会社

Inventor： 李乾实

IPC: H01L25/065 ,  H01L23/528

Abstract: 本发明公开了半导体封装，该半导体封装包括：第一半导体芯片，包括在第一半导体芯片中的硅通孔和在第一半导体芯片的上部分中的第一沟槽部分；第二半导体芯片，在第一半导体芯片的上表面上并且经由第一半导体芯片的硅通孔电连接到第一半导体芯片；以及在第一半导体芯片和第二半导体芯片之间的绝缘接合层。该绝缘接合层填充第一沟槽部分。