公开(公告)号：CN117636956A

公开(公告)日：2024-03-01

申请号：CN202310943369.5

申请日：2023-07-28

Applicant: 三星电子株式会社

Inventor： 尹石柱 ,  李宰赫 ,  郑丞哲 ,  权纯完 ,  明成敃 ,  尹大健 ,  昌东真

IPC: G11C11/419 ,  G06N3/063

Abstract: 提供存储器内计算(IMC)电路和设备、以及神经网络设备。所述存储器内计算(IMC)电路包括：多个存储器存储体，每个存储器存储体包括位单元和运算器，位单元被配置为存储权重值，运算器被配置为接收输入值，运算器与位单元连接，使得运算器在接收到输入值时输出输入值与权重值之间的逻辑运算结果；以及逻辑门，被配置为接收所述多个存储器存储体中的每个的逻辑运算结果。

公开(公告)号：CN119731636A

公开(公告)日：2025-03-28

申请号：CN202380059552.7

申请日：2023-09-14

Applicant: 三星电子株式会社

Inventor： 明成民 ,  昌东真 ,  李宰赫 ,  尹大健 ,  尹石柱

IPC: G06F7/544 ,  G06F7/53 ,  G06F7/62 ,  G06F15/78 ,  G06N3/063

Abstract: 一种多位累加器包括：多个1位华莱士树，各自被配置为对单个位输入数据执行加法运算；多个三态逻辑电路，各自被配置为根据提供给所述多个三态逻辑电路的启用信号而输出所述多个1位华莱士树的加法运算的结果；以及移位加法器，被配置为基于时钟信号通过移位操作对所述多个1位华莱士树的加法运算的结果执行累加运算。

公开(公告)号：CN117742786A

公开(公告)日：2024-03-22

申请号：CN202310817771.9

申请日：2023-07-05

Applicant: 三星电子株式会社

Inventor： 昌东真 ,  权纯完 ,  尹石柱 ,  李宰赫 ,  明成敃 ,  尹大健

IPC: G06F9/30 ,  G06F7/50 ,  G06F7/52

Abstract: 提供通过存储器处理器执行的计算方法和存储器装置。所述存储器处理器被配置为执行包括多个第一元素的第一向量与包括多个第二元素的第二向量之间的运算，所述多个第一元素中的每个包括多个第一位，并且所述多个第二元素中的每个包括多个第二位，通过所述存储器处理器执行的所述计算方法包括：将所述多个第一元素的第一位和所述多个第二元素的第二位施加到多个单个位运算门；基于使用所述多个单个位运算门获得的多个位运算结果，获得所述多个第一元素和所述多个第二元素的多个位运算结果和值；以及基于所述多个位运算结果和值，获得第一向量和第二向量的运算结果。

公开(公告)号：CN117422113A

公开(公告)日：2024-01-19

申请号：CN202310420811.6

申请日：2023-04-18

Applicant: 三星电子株式会社

Inventor： 李宰赫 ,  尹石柱 ,  昌东真 ,  明成敃 ,  尹大健

IPC: G06N3/063 ,  G06F15/78 ,  G06F7/544 ,  G11C11/418 ,  G11C11/419 ,  G11C11/54

Abstract: 提供一种存储器装置和操作其的方法。存储器装置使用乘法单元执行乘法运算，乘法单元包括存储器单元和开关元件，其中，存储器单元包括在相反方向上彼此连接的一对反相器、连接到所述一对反相器的一端的第一晶体管、以及连接到所述一对反相器的另一端的第二晶体管，并且存储器单元具有设置的权重；并且开关元件连接到存储器单元的输出端，并且被配置为响应于输入值而执行开关，并输出与输入值和权重的乘法运算结果对应的信号。