具有并行测试的存储器模块

    公开(公告)号:CN1758382A

    公开(公告)日:2006-04-12

    申请号:CN200510071654.4

    申请日:2005-03-23

    Abstract: 为了高效测试,存储器模块的每个存储器芯片测试来自X个存储区的总共N个数据位,并从存储区之一输出N/X个测试数据位。存储器模块包括多个存储器芯片和多个比较单元。每个比较单元被配置在各自的存储器芯片中,用来测试来自多个存储区的多个测试数据位。另外,每个比较单元从各自的存储器芯片中的存储区之一中输出测试数据位。

    存储模块及具有该存储模块的存储系统

    公开(公告)号:CN1822207A

    公开(公告)日:2006-08-23

    申请号:CN200610005720.2

    申请日:2006-01-06

    CPC classification number: G11C5/063 G11C5/04 H05K1/148 H05K2201/10159

    Abstract: 提供了一种存储模块和存储系统。所述存储模块包括:第一电路板,在其上安装有至少一个存储芯片;第二电路板,在其上安装有至少一个存储芯片;和柔性耦合器,将第一电路板电连接至第二电路板。存储模块是可弯曲的,并且被配置为围绕存储控制器延伸。存储芯片经由相应的多条信号线与存储控制器电耦合。可弯曲的存储模块被配置为围绕存储控制器弯曲,以使得各个信号线长度相等。

    引导信息处理系统的方法和执行该方法的信息处理系统

    公开(公告)号:CN102681868A

    公开(公告)日:2012-09-19

    申请号:CN201110456338.4

    申请日:2011-12-30

    CPC classification number: G06F11/2284 G06F9/4401 G06F11/2289

    Abstract: 一种对包括在引导操作期间被选择性地测试的易失性存储器器件的信息处理系统进行引导的方法,该方法包含:从信息处理系统读取当前系统配置信息的步骤;把当前系统配置信息与非易失存储器器件中相应的预先存储的系统配置信息进行比较的步骤;以及根据比较结果选择性地执行对易失性存储器器件的测试的步骤。一种信息处理系统包含:电路板;安装在电路板上的处理器;安装在电路板上并耦合到处理器的易失性存储器器件;以及被配置成存储电路板、处理器和易失性存储器器件的序列号的非易失性存储器器件,其中,处理器被配置成用于监视测试易失性存储器器件的触发条件,并被配置成选择性地执行用于检查易失性存储器器件中的存储器单元的测试和用于优化连接在易失性存储器器件和处理器之间的信道的信号完整性的训练。

    具有并行测试的存储器模块

    公开(公告)号:CN1758382B

    公开(公告)日:2010-10-06

    申请号:CN200510071654.4

    申请日:2005-03-23

    Abstract: 为了高效测试,存储器模块的每个存储器芯片测试来自X个存储区的总共N个数据位,并从存储区之一输出N/X个测试数据位。存储器模块包括多个存储器芯片和多个比较单元。每个比较单元被配置在各自的存储器芯片中,用来测试来自多个存储区的多个测试数据位。另外,每个比较单元从各自的存储器芯片中的存储区之一中输出测试数据位。

Patent Agency Ranking