公开(公告)号：CN116896866A

公开(公告)日：2023-10-17

申请号：CN202211664705.4

申请日：2022-12-23

Applicant: 三星电子株式会社

Inventor： 孙智慧 ,  金浩中 ,  金永信 ,  金孝锡 ,  崔捧植 ,  具太雄 ,  徐泰河

IPC: H10B12/00 ,  H01L21/768

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括单元区域的具有第一源极/漏极区域和第二源极/漏极区域的第一有源图案；器件隔离层，在单元区域上位于限定第一有源图案的沟槽中；缓冲层，位于单元区域上；线结构，在第三方向上延伸，从单元区域延伸到边界区域，并且包括穿过缓冲层并接触第一源极/漏极区域的第一导电图案、位于第一导电图案上的位线以及位于位线与第一导电图案之间的第一阻挡图案；一对间隔件，分别位于线结构的两个侧壁上；接触件，位于第二源极/漏极区域上；接垫，位于接触件上；第一磨料颗粒，位于接触件与接垫之间；以及数据存储元件，位于接垫上。

公开(公告)号：CN111430308B

公开(公告)日：2023-07-18

申请号：CN202010027445.4

申请日：2020-01-10

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  朴钟爀 ,  裵珍宇 ,  尹普彦 ,  尹一永 ,  崔捧植

IPC: H10B12/00 ,  H10B61/00 ,  H01L23/544

Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。

公开(公告)号：CN111430308A

公开(公告)日：2020-07-17

申请号：CN202010027445.4

申请日：2020-01-10

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  朴钟爀 ,  裵珍宇 ,  尹普彦 ,  尹一永 ,  崔捧植

IPC: H01L21/8242 ,  H01L21/8239 ,  H01L27/22 ,  H01L23/544

Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。