公开(公告)号：CN111383692B

公开(公告)日：2025-02-07

申请号：CN201910826041.9

申请日：2019-09-03

Applicant: 三星电子株式会社

Inventor： 宋永先

IPC: G11C16/10 ,  G11C16/26 ,  G11C16/08 ,  G06F17/16 ,  G06N3/0499

Abstract: 公开了使用存储器装置的存储器中处理的方法及存储器装置。在使用存储器装置的存储器中处理(PIM)方法中，通过复制并排列被乘数值的m个被乘数比特，将m×n个被乘数排列比特存储在m×n个存储器单元中，并且通过复制并排列乘数值的n个乘数比特，将m×n个乘数排列比特存储在与m×n个存储器单元对应的m×n个读写单元电路中。基于存储在m×n个读写单元电路中的m×n个乘数排列比特，选择性地读取存储在m×n个存储器单元中的m×n个被乘数排列比特，并基于选择性读取的m×n个被乘数排列比特将m×n个乘法比特存储在m×n个读写单元电路中。基于存储在m×n个读写单元电路中的m×n个乘法比特来确定被乘数值与乘数值的乘法值。

公开(公告)号：CN114267394A

公开(公告)日：2022-04-01

申请号：CN202110693004.2

申请日：2021-06-22

Applicant: 三星电子株式会社

Inventor： 杨秀烈 ,  金炯坤 ,  宋永先

IPC: G11C16/08 ,  G11C16/04 ,  G11C8/08 ,  G11C8/10

Abstract: 一种包括移位电路和锁存电路的负电平移位器。该移位电路使用具有不同特性的低电压晶体管和高电压晶体管，使第一输入信号的电平和第二输入信号的电平移位，以在第一输出节点和第二输出节点处分别提供第一输出信号和第二输出信号，第一输出信号与第二输出信号具有互补的电平。该锁存电路在第一输出节点和第二输出节点处连接到移位电路，锁存第一输出信号和第二输出信号，接收电平小于接地电压的负电压，并且基于第一输出节点处的电压电平和第二输出节点处的电压电平，分别互补地将第二输出信号和第一输出信号驱动到电源电压的电平或负电压的电平。

公开(公告)号：CN112992233A

公开(公告)日：2021-06-18

申请号：CN202010977922.3

申请日：2020-09-17

Applicant: 三星电子株式会社

Inventor： 宋永先

IPC: G11C16/10 ,  G11C16/26

Abstract: 在存储器设备写入数据的方法中，通过执行第一复制操作来生成多个复制位行，在第一复制操作中，写入数据中包括的多个位以位为单位被拷贝。通过执行第二复制操作来生成多个复制位组，在第二复制操作中，多个复制位行以行为单位被拷贝。将多个复制位组分别存储到存储器设备中包括的多个存储器区域中。多个存储器区域中的每一个是在数据读取操作期间被同时感测的区域。

公开(公告)号：CN102820057A

公开(公告)日：2012-12-12

申请号：CN201210189683.0

申请日：2012-06-08

Applicant: 三星电子株式会社

Inventor： 宋永先 ,  金甫根 ,  权五锡 ,  朴起台 ,  申昇桓 ,  尹翔镛

IPC: G11C16/06 ,  G11C16/10 ,  G11C16/34

CPC classification number: G11C16/10 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/34 ,  G11C16/3459

Abstract: 本发明提供了一种非易失性存储装置及编程非易失性存储装置的方法。所述非易失性存储装置包括：存储单元阵列、输出校验读取结果的页缓冲单元、产生参考电流信号的参考电流产生单元、根据校验读取结果输出电流的页缓冲解码单元、配置成对所述电流进行计数的模拟位计数单元、计算计数结果的累加和的数字加法单元、根据计算结果输出成功信号或失败信号的成功/失败检查单元、以及控制随后的编程操作的控制单元。

公开(公告)号：CN111383692A

公开(公告)日：2020-07-07

申请号：CN201910826041.9

申请日：2019-09-03

Applicant: 三星电子株式会社

Inventor： 宋永先

IPC: G11C16/10 ,  G11C16/26 ,  G11C16/08 ,  G06F17/16 ,  G06N3/04

Abstract: 公开了使用存储器装置的存储器中处理的方法及存储器装置。在使用存储器装置的存储器中处理(PIM)方法中，通过复制并排列被乘数值的m个被乘数比特，将m×n个被乘数排列比特存储在m×n个存储器单元中，并且通过复制并排列乘数值的n个乘数比特，将m×n个乘数排列比特存储在与m×n个存储器单元对应的m×n个读写单元电路中。基于存储在m×n个读写单元电路中的m×n个乘数排列比特，选择性地读取存储在m×n个存储器单元中的m×n个被乘数排列比特，并基于选择性读取的m×n个被乘数排列比特将m×n个乘法比特存储在m×n个读写单元电路中。基于存储在m×n个读写单元电路中的m×n个乘法比特来确定被乘数值与乘数值的乘法值。