-
公开(公告)号：CN119943103A
公开(公告)日：2025-05-06
申请号：CN202411568574.9
申请日：2024-11-05
Applicant: 三星电子株式会社
IPC: G11C11/408
Abstract: 提供了一种存储器装置和一种存储器装置的执行存储器内处理的方法。该存储器装置包括：存储器单元阵列；以及存储器内处理(PIM)单元，其包括多个乘法和累加(MAC)运算器，多个MAC运算器被配置为基于存储在存储器单元阵列中的数据来执行乘法累加运算。多个MAC运算器在第一阶段中基于数据执行乘法累加运算，并且在第二阶段中基于乘法累加运算的结果值执行部分和运算。
-
公开(公告)号：CN114388012A
公开(公告)日：2022-04-22
申请号：CN202110528518.2
申请日：2021-05-14
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供了一种被配置为执行存储器内处理的存储器装置。所述存储器装置包括：多个存储器内算术单元，均被配置为执行流水线化的算术运算的存储器内处理；以及多个存储器存储体，被分配给所述多个存储器内算术单元，使得由n个存储器存储体组成的集合被分配给所述多个存储器内操作单元中的每个，每个存储器存储体被配置为在流水线化的算术运算被执行时执行从所述多个存储器内算术单元请求的数据的访问操作。所述多个存储器内算术单元中的每个被配置为以小于或等于n与所述多个存储器存储体中的每个的第二操作频率的乘积的第一操作频率操作。
-
公开(公告)号：CN113126953A
公开(公告)日：2021-07-16
申请号：CN202010594351.5
申请日：2020-06-24
Applicant: 三星电子株式会社
Abstract: 提供了针对浮点处理的方法和装置。该方法包括：接收第一浮点操作数和第二浮点操作数，第一浮点操作数和第二浮点操作数均具有n位格式，该n位格式包括符号字段、指数字段和有效数字段；对通过对用于n位乘法运算的第一浮点操作数和第二浮点操作数中彼此相对应的字段执行算术运算而获得的二进制值进行正规化；确定经正规化的二进制值是能够以n位格式表示的数还是不能以n位格式表示的扩展正规数；根据确定的结果，使用扩展位格式对经正规化的二进制值进行编码，在扩展位格式中，标识经正规化的二进制值是否是扩展正规数的扩展码被添加到n位格式；以及作为n位乘法运算的结果，使用扩展位格式来输出经编码的二进制值。
-
公开(公告)号：CN111694514A
公开(公告)日：2020-09-22
申请号：CN202010165077.X
申请日：2020-03-11
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：存储器存储体，其包括至少一个存储体组；存储器中处理器(PIM)电路，包括被布置为与存储体组相对应的第一处理元件，其通过使用由主机提供的数据和从存储体组读出的数据中的至少一个来处理运算；处理元件输入和输出(PEIO)选通电路，其被配置为控制被布置为与存储体组中的每个存储体相对应的存储体局部IO和被布置为与存储体组相对应的存储体组IO之间的电连接；以及控制逻辑，其被配置为执行控制操作，使得执行对存储器存储体的存储器操作或者由PIM电路处理运算。当运算由第一处理元件处理时，PEIO选通电路阻断存储体局部IO和存储体组IO之间的电连接。
-
公开(公告)号：CN109685198A
公开(公告)日：2019-04-26
申请号：CN201811153487.1
申请日：2018-09-29
Applicant: 三星电子株式会社
CPC classification number: G06N3/063 , G06F7/49957 , G06F7/57 , G06N3/08 , G06N3/0454 , G06N3/0481
Abstract: 提供了一种由神经网络量化装置执行的量化神经网络的参数的方法，该方法包括：获得在学习或推断神经网络时使用的浮点格式的参数；应用定点格式的小数长度，以及为了根据量化后要被丢弃的比特值之中的最高有效比特来确定是否舍入定点，通过使用整数算术逻辑单元(ALU)来执行运算；以及基于该运算的结果，将浮点格式的参数量化为定点格式的参数。
-
Patent Agency Ranking
公开(公告)号：CN116028397A
公开(公告)日：2023-04-28
申请号：CN202211317385.5
申请日：2022-10-26
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 一种支持内存中处理(PIM)协议的存储器设备包括模式寄存器组(MRS)，所述模式寄存器组被配置为将关于PIM协议的第一参数代码和第二参数代码分别存储在第一寄存器和第二寄存器中。所述第一参数代码包括指示是否支持与旧版本PIM协议相关的PIM协议变更的PIM协议变更代码，并且所述第二参数代码包括用于从多个PIM协议中设置当前操作PIM协议的PIM协议代码。所述存储器设备还包括PIM电路，所述PIM电路被配置为基于所述当前操作PIM协议执行内部处理操作。
-
公开(公告)号：CN115083464A
公开(公告)日：2022-09-20
申请号：CN202210082099.9
申请日：2022-01-24
Applicant: 三星电子株式会社
Abstract: 一种存储装置包括：存储器内嵌处理器(PIM)电路，所述PIM电路包括被配置为执行内部处理操作的内部处理器；以及接口电路，所述接口电路连接到所述PIM电路，其中，所述接口电路包括：命令地址译码器，所述命令地址译码器被配置为对通过第一引脚接收的命令和地址进行译码以生成内部命令；第二引脚，所述第二引脚被配置为接收与控制PIM操作模式有关的电压信号；和命令模式译码器，所述命令模式译码器被配置为基于所述内部命令和所述电压信号生成至少一个命令模式位(CMB)，所述接口电路基于所述至少一个CMB向所述PIM电路输出内部控制信号以控制所述PIM电路的所述内部处理操作。
-
公开(公告)号：CN113805790B
公开(公告)日：2025-04-29
申请号：CN202011442348.8
申请日：2020-12-08
Applicant: 三星电子株式会社
Abstract: 提供了一种执行存储器内处理的存储器装置。所述存储器装置包括：存储器内操作单元，执行被流水线化为多流水线级的操作的存储器内处理；存储器存储体，被分配给存储器内操作单元，使得由n个存储器存储体形成的组被分配给每个存储器内操作单元，每个存储器存储体在流水线化的操作被执行的同时执行由多个存储器内操作单元中的每个请求的数据的访问操作，其中，n是自然数；存储器裸片，存储器内操作单元、存储器存储体和被配置为从外部源接收命令信号的命令垫布置在存储器裸片中。每个由n个存储器存储体形成的组包括具有到命令垫的第一数据传输距离的第一存储器存储体和具有大于第一数据传输距离的到命令垫的第二数据传输距离的第二存储器存储体。
-
公开(公告)号：CN111258495B
公开(公告)日：2025-01-28
申请号：CN201910840521.0
申请日：2019-09-05
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器设备包括：多个存储体组，被配置为被并行访问；内部存储器总线，被配置为从多个存储体组的外部接收外部数据；以及第一计算电路，被配置为：在多个第一周期中的每个第一周期期间从多个存储体组中的第一存储体组接收内部数据，在多个第二周期中的每个第二周期期间通过内部存储器总线来接收外部数据，第二周期短于第一周期，并且在每个第二周期期间针对内部数据和外部数据执行存储器中处理(PIM)算术运算。
-
公开(公告)号：CN118409983A
公开(公告)日：2024-07-30
申请号：CN202311347552.5
申请日：2023-10-18
Applicant: 三星电子株式会社
IPC: G06F12/123
Abstract: 公开了一种存储器系统和用于管理高速缓存存储器的方法。所述存储器系统包括：至少一个高带宽存储器装置，被配置为根据访问命令存储数据或输出存储的数据；处理器，被配置为生成用于高带宽存储器装置的访问命令；以及逻辑裸片，在高带宽存储器装置上并且包括末级高速缓存，末级高速缓存将高速缓存功能提供给处理器。末级高速缓存被配置为：响应于通过处理器的高速缓存读取请求或高速缓存写入请求，当无效行和干净行在高速缓存未命中状态下不存在时，执行高速缓存旁路操作以直接访问高带宽存储器装置而无需高速缓存替换操作。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.029 seconds)
