-
Patent Agency Ranking
公开(公告)号：CN101226519B
公开(公告)日：2011-05-18
申请号：CN200810002992.6
申请日：2008-01-15
Applicant: 三星电子株式会社
IPC: G06F15/167
Abstract: 提供了一种具有邮箱区域的多路径可访问半导体存储器设备及其邮箱访问控制方法。所述半导体存储器设备包括N个端口、位于存储器单元阵列中的至少一个共享存储器区域、以及用于消息通信的N个邮箱区域。所述至少一个共享存储器区域操作性地连接到所述N个端口，并且可通过多个数据输入/输出线来访问，以形成所述至少一个共享存储器区域和一个端口之间的数据访问路径，所述一个端口在所述N个端口中具有对所述至少一个共享存储器区域的访问权限。所述N个邮箱区域按与所述N个端口一一对应的方式而被提供，并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时，可通过所述多个数据输入/输出线访问所述N个邮箱区域。可以获得邮箱的高效布局和高效消息访问路径。
-
公开(公告)号：CN1766862A
公开(公告)日：2006-05-03
申请号：CN200510106936.3
申请日：2005-09-22
Applicant: 三星电子株式会社
IPC: G06F13/28
CPC classification number: G06F13/28 , G06F13/1605 , G06F13/1684 , Y02D10/14
Abstract: 提供一种具有存储器件和可切换连接在存储器和直接存储器存取控制器(DMAC)之间的内部总线的处理器系统，该存储器件包括(RAM)存储器和DMAC。存储器件内的总线开关(多路转换器)交替地建立在存储器和外部处理器之间的系统总线上的第一数据传输通路和在存储器和DMAC之间的内部总线上的第二数据传输通路。当第一数据传输通路通过总线开关建立时，其支持外部处理器对存储器的随机存取。当第二数据传输通路通过总线开关建立时，其支持在处理器完全独占使用系统总线时、RAM和连接到DMAC的外部存储器件(如非易失性存储器(NVM))之间的直接存储器存取(DMA)。
-
公开(公告)号：CN1694177A
公开(公告)日：2005-11-09
申请号：CN200510064048.X
申请日：2005-01-07
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/406
CPC classification number: G11C11/40622 , G11C7/1045 , G11C11/406
Abstract: 一种半导体存储设备，可在全容量模式下和至少一种减少容量模式下操作，并且包括具有多个存储块的存储器阵列，所述每一个存储块具有至少一个字线。地址生成电路生成具有逻辑值的第一多位地址信号，所述逻辑值在每一个连续的刷新周期内顺序地递增一。地址排序电路接收所述第一多位地址信号并输出第二多位地址信号，在所述地址排序电路中，所述第一多位地址信号的一个或多个最低有效位排列在所述第二多位地址信号中以指示所述存储器阵列中的存储块，所述第一多位地址信号的其余位排列在所述第二多位地址中以指示所选的存储块中的字线。依照所述第二多位地址信号刷新所述存储器阵列的字线。
-
公开(公告)号：CN100541656C
公开(公告)日：2009-09-16
申请号：CN200510064048.X
申请日：2005-01-07
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/406
CPC classification number: G11C11/40622 , G11C7/1045 , G11C11/406
Abstract: 一种半导体存储设备，可在全容量模式下和至少一种减少容量模式下操作，并且包括具有多个存储块的存储器阵列，所述每一个存储块具有至少一个字线。地址生成电路生成具有逻辑值的第一多位地址信号，所述逻辑值在每一个连续的刷新周期内顺序地递增一。地址排序电路接收所述第一多位地址信号并输出第二多位地址信号，在所述地址排序电路中，所述第一多位地址信号的一个或多个最低有效位排列在所述第二多位地址信号中以指示所述存储器阵列中的存储块，所述第一多位地址信号的其余位排列在所述第二多位地址中以指示所选的存储块中的字线。依照所述第二多位地址信号刷新所述存储器阵列的字线。
-
公开(公告)号：CN101226519A
公开(公告)日：2008-07-23
申请号：CN200810002992.6
申请日：2008-01-15
Applicant: 三星电子株式会社
IPC: G06F15/167
Abstract: 提供了一种具有邮箱区域的多路径可访问半导体存储器设备及其邮箱访问控制方法。所述半导体存储器设备包括N个端口、位于存储器单元阵列中的至少一个共享存储器区域、以及用于消息通信的N个邮箱区域。所述至少一个共享存储器区域操作性地连接到所述N个端口，并且可通过多个数据输入/输出线来访问，以形成所述至少一个共享存储器区域和一个端口之间的数据访问路径，所述一个端口在所述N个端口中具有对所述至少一个共享存储器区域的访问权限。所述N个邮箱区域按与所述N个端口一一对应的方式而被提供，并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时，可通过所述多个数据输入/输出线访问所述N个邮箱区域。可以获得邮箱的高效布局和高效消息访问路径。
-
-
-
-
Search Results
5
records
(took 0.059 seconds)
