知搜-全球专利检索

  1. 登录
  2. 注册
发明授权
US08531620B2 Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver 有权
有源矩阵基板，液晶面板，液晶显示单元，液晶显示装置和电视接收机

  • 专利标题： Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver
  • 专利标题（中）： 有源矩阵基板，液晶面板，液晶显示单元，液晶显示装置和电视接收机
  • 申请号： US13132654
    申请日： 2009-09-03
  • 公开(公告)号： US08531620B2
    公开(公告)日： 2013-09-10
  • 发明人: Toshihide Tsubata
  • 申请人： Toshihide Tsubata
  • 申请人地址： JP Osaka
  • 专利权人： Sharp Kabushiki Kaisha
  • 当前专利权人： Sharp Kabushiki Kaisha
  • 当前专利权人地址： JP Osaka
  • 代理机构： Keating & Bennett, LLP
  • 优先权： JP2008-313045 20081209
  • 国际申请： PCT/JP2009/065424 WO 20090903
  • 国际公布： WO2010/067648 WO 20100617
  • 主分类号： G02F1/136
  • IPC分类号： G02F1/136 ;  G02F1/1343
Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver
摘要：
In each pixel region, (i) a first pixel electrode (17a) connected to a first transistor (12a), (ii) a second pixel electrode (17b) connected to a second transistor (17b), (iii) a coupling electrode (67y), and (iv) first and second capacitor electrodes (67x and 67z) provided in a layer in which a data signal line (15) is provided, being provided, a capacitor being defined by the coupling electrode (67y) and the second pixel electrode (17b), the coupling electrode (67y) being connected to the first pixel electrode (17a) via a third transistor (112), the first capacitor electrode (67x) and a retention capacitor line (18) overlapping each other via a gate insulating film, the first capacitor electrode (67x) being connected to the first pixel electrode (17a), the second capacitor electrode (67z) and the retention capacitor line (18) overlapping each other via the gate insulating film, the second capacitor electrode (67z) being connected to the second pixel electrode (17b). This allows an increase in pixel aperture ratio of a capacitively coupled active matrix substrate having three transistors.
摘要（中）：

在每个像素区域中，（i）连接到第一晶体管（12a）的第一像素电极（17a），（ii）连接到第二晶体管（17b）的第二像素电极（17b），（iii）耦合电极 67y），和（iv）设置在设置有数据信号线（15）的层中的第一和第二电容器电极（67x和67z），由耦合电极（67y）和第二电极 像素电极（17b），耦合电极（67y）经由第三晶体管（112）与第一像素电极（17a）连接，第一电容电极（67x）和保持电容配线（18）经由 第一电容器电极（67x）与第一像素电极（17a）连接，第二电容电极（67z）和保持电容配线（18）经由栅极绝缘膜彼此重叠，第二电容器电极 （67z）连接到第二像素电极（17b）。 这允许增加具有三个晶体管的电容耦合有源矩阵基板的像素孔径比。

公开/授权文献
信息查询
Espacenet
0/0