发明申请
US20170023957A1 BIAS TECHNIQUES AND CIRCUIT ARRANGEMENTS TO REDUCE LEAKAGE CURRENT IN A CIRCUIT
审中-公开
偏置技术和电路安排降低电路中的漏电流
- 专利标题： BIAS TECHNIQUES AND CIRCUIT ARRANGEMENTS TO REDUCE LEAKAGE CURRENT IN A CIRCUIT
- 专利标题（中）： 偏置技术和电路安排降低电路中的漏电流
-
申请号： US15289504申请日： 2016-10-10
-
公开(公告)号： US20170023957A1公开(公告)日： 2017-01-26
- 发明人: Frederic Bossu , Ahmed Abdel Monem Youssef , Tsai-Pi Hung , Prasad Srinivasa Siva Gudem
- 申请人： QUALCOMM Incorporated
- 主分类号： G05F1/46
- IPC分类号： G05F1/46 ; H02H9/04 ; H01L27/02
摘要：
An apparatus includes an input/output (I/O) pin and an electrostatic discharge device. The electrostatic discharge device is coupled to the I/O pin and to a voltage regulator.
信息查询
IPC分类:
