发明公开
CN1612482A 延迟锁定回路及其时钟产生方法
失效 - 权利终止
- 专利标题: 延迟锁定回路及其时钟产生方法
- 专利标题(英): Delay locked loop and clock generation method thereof
-
申请号: CN200410086450.3申请日: 2004-10-20
-
公开(公告)号: CN1612482A公开(公告)日: 2005-05-04
- 发明人: 郭钟太
- 申请人: 海力士半导体有限公司
- 申请人地址: 韩国京畿道
- 专利权人: 海力士半导体有限公司
- 当前专利权人: 海力士半导体有限公司
- 当前专利权人地址: 韩国京畿道
- 代理机构: 北京集佳知识产权代理有限公司
- 代理商 王学强
- 优先权: 10-2003-0076265 2003.10.30 KR
- 主分类号: H03L7/06
- IPC分类号: H03L7/06 ; H03L7/08 ; H03K5/00 ; H03K3/017
摘要:
一种用于校正一时钟信号的占空的半导体存储器件,包括:第一时钟缓冲器,通过该第一时钟缓冲器的一非反相端接收一外部时钟信号以及通过该第一时钟缓冲器的一反相端接收一外部时钟限制信号,以输出第一时钟输入信号;第二时钟缓冲器,通过该第一时钟缓冲器的该非反相端接收该外部时钟限制信号以及通过该第一时钟缓冲器的该反相端接收该外部时钟信号,以输出第二时钟输入信号;以及延迟锁定回路,接收该第一时钟输入信号和该第二时钟输入信号,以产生占空校正时钟信号。
公开/授权文献
- CN1612482B 延迟锁定回路及其时钟产生方法 公开/授权日:2010-11-24