本发明涉及一种集成JFET的MOS器件制备方法及MOS器件，属于半导体技术领域。包括：对外延层进行刻蚀，形成第一柱体、第二柱体和第一沟槽，在第一沟槽下方形成电流分散层；在电流分散层内靠近第一沟槽底壁一侧形成第一P‑区域，在第一P‑区域内靠近第一沟槽底壁一侧形成两个第一N‑区域；在两个第一N‑区域之间靠近第一沟槽底壁一侧形成第一P+区域；在两个第一N‑区域内靠近第一沟槽底壁一侧均形成第一N+区域以及第二P+区域；在第一沟槽内形成MOS器件的门极和源极，源极的底部与两个第一N+区域的顶部相接触。本申请在沟槽底部形成JFET区域提高了栅氧可靠性，降低了器件的漏电流，提高了器件的漏电性能和电气特性。