一种基于FPGA的可扩展CPU监控装置，I/O接口译码时序模块与CPU的I/O接口连接，解析来自CPU的指令并将指令相应地下发给ADC驱动时序模块、OC指令控制模块、1553B通信监控模块、1553B时序控制模块；ADC驱动时序模块根据相应指令对模数转换器(ADC)进行状态控制，所述指令包括：启动和结束AD转换、通道切换；OC指令控制模块根据相应指令对输出控制器(OC)进行状态控制，所述指令包括：打开和关闭OC通道、通道切换；1553B时序控制模块和1553B通信监控模块分别与1553B协议芯片连接，1553B时序控制模块根据指令对1553B协议芯片进行状态控制；1553B通信监控模块根据相应指令对1553B协议芯片进行状态监控。本发明大幅度降低了监控系统的时延和监控能力，满足多路信号采集和监控的需求。