本公开实施例提供一种列控制电路以及存储装置。列控制电路包括延迟控制电路和控制信号产生电路。延迟控制电路接收列选择起始信号，生成并输出列选择终止信号，列选择终止信号相对于列选择起始信号具有第一延迟量；控制信号产生电路接收列选择起始信号、列选择终止信号以及目标存储体组选择信号，生成并输出目标列选择起始信号、目标列选择窗口信号以及目标列选择终止信号；目标列选择窗口信号相对于列选择起始信号具有第二延迟量，第二延迟量小于或等于第一延迟量，目标列选择窗口信号的有效时长大于或等于目标存储体组选择信号的有效时长。