本发明涉及一种多位正负单比特存内计算单元、阵列和装置，该存内计算单元包括：多个存储部分和一个计算部分；计算部分包括位线RWLM_P、位线RWLL_P、位线RWLM_N、位线RWLL_N和输出信号线RBL；各存储部分的位线BL共线，各存储部分的位线BLB共线；位线BL和位线BLB均为存储部分的位线，用于将存储部分的权重读取到计算部分；位线RWLM_P、位线RWLL_P、位线RWLM_N和位线RWLL_N用于输入正负单比特数据；计算部分用于权重和正负单比特数据的相乘，权重和正负单比特数据相乘结果通过输出信号线RBL输出。本发明减小了占用面积同时扩大了应用范围。