本发明公开一种基于BSC单元特性的系统级边界扫描链的集成设计方法，属于集成电路可测性设计领域。在IP核的外部I/O端口下插入BSC单元，形成IP核局部边界扫描链；在SoC核心逻辑生成边界扫描链和JTAG控制器；然后在系统级，根据BSC单元的特性将IP核局部边界扫描链连接到SoC核心逻辑边界扫描链上，形成一个完整的系统级边界扫描链。在大规模集成电路可测性设计时，运用本发明的方法，能有效避免冗余测试逻辑的产生，同时减少对I/O端口的消耗，在系统级实现了简单高效的边界扫描测试，大大地降低了设计的复杂度。