本发明公开了一种基于DDR读数据整数时钟周期的同步电路及同步方法，同步电路包括：相互连接的物理层校准电路和读数据有效使能生成电路；物理层校准电路用于对DDR读数据与参考数据进行延迟多拍使能比较，得到比较结果；读数据有效使能生成电路用于根据比较结果确定DDR读数据到达DDR物理层的整数时钟周期，将DDR读数据的有效使能延迟确定的整数时钟周期，实现DDR读数据整数时钟周期同步。本发明采用延迟多拍使能比较信号的方式确定DDR读数据到达DDR物理层的整数时钟周期，把该数据有效使能延迟相应的整数时钟周期，实现DDR读数据整数时钟周期同步。