发明授权
- 专利标题: 具有降低的VCO增益的锁相环设计
-
申请号: CN201910242357.3申请日: 2019-03-28
-
公开(公告)号: CN110417405B公开(公告)日: 2024-09-06
- 发明人: N·古普塔 , K·K·特亚吉
- 申请人: 意法半导体国际有限公司
- 申请人地址: 荷兰阿姆斯特丹
- 专利权人: 意法半导体国际有限公司
- 当前专利权人: 意法半导体国际有限公司
- 当前专利权人地址: 荷兰阿姆斯特丹
- 代理机构: 北京市金杜律师事务所
- 代理商 王茂华; 吕世磊
- 主分类号: H03L7/083
- IPC分类号: H03L7/083 ; H03L7/10
摘要:
一种PLL包括接收输入信号和反馈信号并且产生控制信号的相位频率检测器(PFD)。电荷泵接收控制信号并且产生初始VCO控制。环路滤波器基于初始VCO控制生成精细VCO控制和中间输出。粗略控制电路包括:积分器,该积分器具有接收中间输出的第一输入、第二输入,并且生成粗略VCO控制;将参考电压耦合到第二输入的第一开关;对积分器的输出进行缓冲的缓冲器;以及将积分器的输出耦合到积分器的第二输入的第二开关。VCO接收精细VCO控制和粗略VCO控制,并且生成具有基于精细VCO控制和粗略VCO控制的频率的输出信号。反馈路径接收输出信号并且产生反馈信号。
公开/授权文献
- CN110417405A 具有降低的VCO增益的锁相环设计 公开/授权日:2019-11-05