一种SRAM建立保持时间测试电路，包括：数据信号延迟电路，与多路多相选择器的数据信号输入端耦接，适于对输入的数据信号进行延迟处理；时钟信号延迟电路，与所述多路多相选择器的时钟信号输入端耦接，适于对输入的时钟信号进行延迟处理；多路多相选择器，与SRAM耦接，适于对输入的数据信号和时钟信号进行多路多相处理，得到不同路径以及不同相位的数据信号和时钟信号并经由所述数据信号和时钟信号输出端输出至所述SRAM。上述方案能够精确地获取SRAM建立保持时间。