三维存储器件及在其沟道孔中形成外延结构的方法
摘要:
本发明涉及一种在三维存储器件的沟道孔中形成外延结构的方法,包括以下步骤:提供半导体结构,所述半导体结构包括核心区和辅助区,所述核心区具有沟道孔,所述辅助区具有虚拟孔和/或沟槽;在所述沟道孔的底部形成第一外延结构,且在所述虚拟孔和/或沟槽的底部形成第二外延结构;使用针对所述辅助区的光刻步骤去除所述虚拟孔和/或沟槽底部的第二外延结构。本发明由于仅在核心区的沟道孔内形成外延结构,而在辅助区的虚拟孔和/或沟槽中不形成外延结构,能够解决形成外延结构带来的漏电以及可靠性风险,同时简化了工艺难度。
IPC分类:
H 电学
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件(使用半导体器件的测量入G01;一般电阻器入H01C;磁体、电感器、变压器入H01F;一般电容器入H01G;电解型器件入H01G9/00;电池组、蓄电池入H01M;波导管、谐振器或波导型线路入H01P;线路连接器、汇流器入H01R;受激发射器件入H01S;机电谐振器入H03H;扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R;一般电光源入H05B;印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K;在具有特殊应用的电路中使用的半导体器件见应用相关的小类)
H01L27/00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件(其零部件入H01L23/00,H01L29/00至H01L51/00;由多个单个固态器件组成的组装件入H01L25/00)
H01L27/02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04 ..其衬底为半导体的
H01L27/10 ...在重复结构中包括有多个独立组件的
H01L27/105 ....包含场效应组件的
H01L27/112 .....只读存储器结构的
H01L27/115 ...... · · · · ·电动编程只读存储器;其多步骤制造方法
H01L27/11517 ....... · · · · · ·具有浮栅的
H01L27/11551 ........ · · · · · · ·以三维布置为特征的,例如,单元胞在不同的高度层
0/0