Invention Grant
- Patent Title: 半导体封装结构和工艺
-
Application No.: CN201410068916.0Application Date: 2014-02-27
-
Publication No.: CN104733329BPublication Date: 2017-12-19
- Inventor: 何冠霖 , 陈衿良 , 林韦廷 , 刘育志 , 林士砚
- Applicant: 台湾积体电路制造股份有限公司
- Applicant Address: 中国台湾新竹
- Assignee: 台湾积体电路制造股份有限公司
- Current Assignee: 台湾积体电路制造股份有限公司
- Current Assignee Address: 中国台湾新竹
- Agency: 北京德恒律治知识产权代理有限公司
- Agent 章社杲; 孙征
- Priority: 14/137,478 2013.12.20 US
- Main IPC: H01L21/56
- IPC: H01L21/56 ; H01L21/50 ; H01L23/373 ; H01L25/00 ; H01L25/16

Abstract:
本发明提供了一种用于封装半导体器件的方法和结构。在实施例中,将第一衬底接合至第二衬底,将第二衬底接合至第三衬底。在应用底部填充材料之前将热界面材料放置在第二衬底上。可以将环形件放置在热界面材料上,以及在第二衬底和第三衬底之间分配底部填充材料。通过在放置底部填充材料之前放置热界面材料和环形件,使得底部填充材料不能干扰热界面材料和第二衬底之间的界面,并且热界面材料和环形件可以用作底部填充材料的物理屏障,从而防止溢流。本发明还包括半导体封装结构和工艺。
Public/Granted literature
- CN104733329A 半导体封装结构和工艺 Public/Granted day:2015-06-24
Information query
IPC分类: