- 专利标题: 存储器单元、电路以及制造存储器单元的方法
-
申请号: CN201410598228.5申请日: 2014-10-30
-
公开(公告)号: CN104600075B公开(公告)日: 2018-03-09
- 发明人: F·拉罗萨 , S·尼埃尔 , J·德拉洛 , A·雷尼耶
- 申请人: 意法半导体(鲁塞)公司
- 申请人地址: 法国鲁塞
- 专利权人: 意法半导体(鲁塞)公司
- 当前专利权人: 意法半导体(鲁塞)公司
- 当前专利权人地址: 法国鲁塞
- 代理机构: 北京市金杜律师事务所
- 代理商 王茂华
- 优先权: 1360742 2013.10.31 FR
- 主分类号: H01L27/11524
- IPC分类号: H01L27/11524 ; H01L29/788 ; H01L29/423
摘要:
本公开涉及一种包含非自对准水平和垂直控制栅极的存储器单元,其包括在被制作于衬底中的沟槽中延伸的垂直选择栅极、在衬底上方延伸的浮置栅极、以及在浮置栅极上方延伸的水平控制栅极,其中浮置栅极还在垂直选择栅极的一部分上方延伸非零重叠距离。主要应用于制作可由热电子注入编程的分栅式存储器单元。
公开/授权文献
- CN104600075A 包含非自对准水平和垂直控制栅极的存储器单元 公开/授权日:2015-05-06
IPC分类: