-
-
公开(公告)号：CN113381955B
公开(公告)日：2024-10-25
申请号：CN202110250024.2
申请日：2021-03-08
申请人： 意法半导体(鲁塞)公司
发明人： Y·布夫特
IPC分类号： H04L27/02 , H04B17/318
摘要： 本公开涉及检测信号内至少一个数字模式的可能存在的方法和装置。根据一个实施例，一种被配置为检测信号内至少一个数字模式的存在的设备包括：分别具有Nj个存储器位置的J个存储器电路；以及处理电路系统，该处理电路系统包括累加器和检测器，该累加器被配置为以频率F和获取时间期间、以循环方式连续寻址J个存储器电路的存储器位置，并且并行地在所述J个存储器电路的J个寻址的存储器位置中连续地累积和存储指示信号强度的值，并且检测器被配置为检测至少一个模式的可能存在。
-
公开(公告)号：CN112069551B
公开(公告)日：2024-09-17
申请号：CN202010525123.2
申请日：2020-06-10
申请人： 意法半导体(鲁塞)公司
发明人： F·马里内特
摘要： 本公开的实施例涉及一种电子电路。该电子电路包括接口、存储被加密的数据的只读存储器以及耦合到接口的密码电路系统。在操作中，密码电路系统使用经由接口接收到的解密密钥来对被加密的数据进行解密。电子电路使用经解密的数据执行一个或多个操作。
-
公开(公告)号：CN110349991B
公开(公告)日：2024-09-17
申请号：CN201910271363.1
申请日：2019-04-04
申请人： 意法半导体(鲁塞)公司
发明人： P·波伊文
IPC分类号： H10B63/10
摘要： 本公开的实施例涉及包括具有共用基极的晶体管的集成电路。本公开涉及包括一行或多行晶体管的集成电路和形成晶体管行的方法。在一个实施例中，集成电路包括双极晶体管的行，该双极晶体管的行包括具有多个第一导电区域的第一半导体层、具有第二导电区域的第二半导体层、在第一半导体层和第二半导体层之间的共用基极、和在第一方向上延伸的多个绝缘体壁。第一导电区域通过绝缘体壁彼此分离。集成电路还包括在第二方向上延伸并与该双极晶体管的行中的每个双极晶体管接触的绝缘沟槽。导电层耦合到基极，并且导电层延伸穿过绝缘体壁并且至少部分地延伸到绝缘沟槽中。
-
公开(公告)号：CN112685801B
公开(公告)日：2024-07-23
申请号：CN202011117710.4
申请日：2020-10-19
申请人： 意法半导体(鲁塞)公司
发明人： O·吉奥梅
IPC分类号： G06F21/76 , G06F15/78 , G06F15/163
摘要： 本公开的实施例涉及片上电路的认证方法以及相关联的片上系统。实施例设备包括：第一处理单元，配置为处理初始数据行并且传递第一经处理数据行；第一延迟装置，耦合到第一处理单元的输出，并且被配置为传递经延迟的第一经处理数据行，经延迟的第一经处理数据行被延迟了第一延迟；第二延迟装置，配置为传递经延迟的初始数据行，经延迟的初始数据行被延迟了第二延迟；第二处理单元，耦合到第二延迟装置的输出，并且被配置为处理经延迟的初始数据行并且传递经延迟的第二经处理数据行；以及比较单元，配置为比较经延迟的第一经处理数据行和经延迟的第二经处理数据行的内容，并且如果内容不相同，则传递非认证信号，第一延迟和第二延迟等于可变值。
-
公开(公告)号：CN111898391B
公开(公告)日：2024-07-23
申请号：CN202010340322.6
申请日：2020-04-26
申请人： 意法半导体(鲁塞)公司
IPC分类号： G06K7/10
摘要： 本公开的实施例涉及用于补偿信号的相移的方法和对应的物体。执行使用参考读取器来校准物体的操作，该校准操作包括：将参考读取器放置在远离物体的各种距离处的操作，该各种距离与物体内的参数的各种值相对应，该参数表示由物体接收到的信号的强度；以及针对每个距离，确定相对于标称内部相移的物体中的内部相移补偿的操作，从而使得能够获得在绝对值方面高于阈值的负载调制幅度，以及存储参数的各种值和对应的内部相移补偿的查找表的操作。
-
公开(公告)号：CN111723903B
公开(公告)日：2024-07-05
申请号：CN202010198007.4
申请日：2020-03-19
申请人： 意法半导体(鲁塞)公司
IPC分类号： G06N3/0464 , G06N3/063 , G06N3/08
摘要： 本公开涉及用于神经网络的系统和方法。根据一个实施例，一种方法包括：减小初始多层神经网络的每个层的至少一个初始参数的尺寸，以针对每个层获得限定新神经网络的一组新参数，其中上述一组新参数中的每个新参数具有以包括整数部分和分数部分的两个部分表示的数据；使用仅应用到每个层一次的测试输入数据集来实施新神经网络；针对每个层确定从所述一组新参数得到的分布函数或密度函数；以及基于所确定的分布函数或密度函数，调整被分配给与每个层相关联的每个新参数的分数部分的存储器区域的尺寸和被分配给与每个层相关联的每个新参数的整数部分的存储器区域的尺寸。
-
公开(公告)号：CN118193276A
公开(公告)日：2024-06-14
申请号：CN202410506436.1
申请日：2020-09-03
申请人： 意法半导体(鲁塞)公司 , 意法半导体(ALPS)有限公司
摘要： 本公开的实施例涉及错误检测。通过将表示数据和纠错码或检错码的二进制字划分成第一部分和第二部分，而将数据写入存储器。第一部分被写入第一存储器电路中的逻辑地址。第二部分被写入第二存储器电路中的逻辑地址。纠错码或检错码取决于数据和逻辑地址。
-
公开(公告)号：CN118093502A
公开(公告)日：2024-05-28
申请号：CN202311569526.7
申请日：2023-11-23
申请人： 意法半导体(鲁塞)公司 , 意法半导体(ALPS)有限公司 , 意法半导体(大西部)公司
摘要： 一种片上系统包括：至少一个微处理器域，其包括微处理器和至少一个资源；以及资源隔离系统，其包括针对每个资源的滤波电路，并且被配置为检测由到达资源的事务针对资源的安全性访问权限违反、特权访问权限违反和划分访问权限违反。滤波电路被配置为：在事务违反对资源的至少一个访问权限的情况下，生成表示被违反的对资源的访问权限的第一错误信号以及表示该事务的至少一个访问权限的第二错误信号。
-
公开(公告)号：CN117976727A
公开(公告)日：2024-05-03
申请号：CN202410151136.6
申请日：2017-08-31
申请人： 意法半导体(鲁塞)公司
发明人： P·弗纳拉
IPC分类号： H01L29/8605 , H01L29/06 , H10B20/25
摘要： 本申请涉及集成的熔丝器件。熔丝器件由与集成电路的其他部分电绝缘的PN结半导体区域形成。熔丝器件包括具有P型导电性的第一半导体区以及具有N型导电性的第二半导体区，第一半导体区与第二半导体区在PN结处相接触。第一和第二导电接触区分别被提供在第一和第二半导体区上，而在不与PN结相接触。第一和第二半导体区中的一个半导体区被配置为具有非均质浓度的掺杂剂，其中具有较低掺杂剂浓度值的区域位于PN结处，并且具有较高掺杂剂浓度值的区域位于对应的导电接触区处。
-
-
-
-
-
-
-
-
-
搜索结果
1043 条记录 (耗时 0.046 秒)
