知搜-全球专利检索

  1. 登录
  2. 注册
发明公开
CN103262028A 用于浮点寄存器高速缓存的方法及设备 有权

  • 专利标题： 用于浮点寄存器高速缓存的方法及设备
  • 专利标题（英）： Method and apparatus for floating point register caching
  • 申请号： CN201180059045.0
    申请日： 2011-10-04
  • 公开(公告)号： CN103262028A
    公开(公告)日： 2013-08-21
  • 发明人: J·雷普利
  • 申请人： 先进微装置公司
  • 申请人地址： 美国加利福尼亚州
  • 专利权人： 先进微装置公司
  • 当前专利权人： 先进微装置公司
  • 当前专利权人地址： 美国加利福尼亚州
  • 代理机构： 北京戈程知识产权代理有限公司
  • 代理商 程伟; 王锦阳
  • 优先权： 12/900,124 2010.10.07 US
  • 国际申请： PCT/US2011/054688 2011.10.04
  • 国际公布： WO2012/047833 EN 2012.04.12
  • 进入国家日期： 2013-06-07
  • 主分类号： G06F9/30
  • IPC分类号： G06F9/30 ;  G06F9/38
用于浮点寄存器高速缓存的方法及设备
摘要：
本发明提供一种用于浮点寄存器高速缓存的方法及设备。本方法的一实施例包含将通过第一指令集所定义的第一架构寄存器集映射至位于多个实体寄存器外的存储器。该多个实体寄存器是配置成用以映射至该第一架构寄存器集、通过第二指令集所定义的第二架构寄存器集、及重命名寄存器集。本方法的实施例也包含将对应于该第一架构寄存器集的该实体寄存器增加至该重命名寄存器集。
摘要（英）：

The present invention provides a method and apparatus for floating-point register caching. One embodiment of the method includes mapping a first set of architected registers defined by a first instruction set to a memory outside of a plurality of physical registers. The plurality of physical registers are configured to map to the first set, a second set of architected registers defined by a second construction set, and a set of rename registers. This embodiment of the method also includes adding the physical registers corresponding to the first set of architected registers to the set of rename registers.

公开/授权文献
0/0