本发明涉及一种设计集成电路的方法，此方法包括：提供在第一尺寸级上的集成电路的设计，其中此集成电路包含有可缩小的电路和不可缩小的电路，可缩小的电路包括有第一知识产权(Intellectual Property；IP)，不可缩小的电路包含有具阶层式结构的第二知识产权。形成一标记层以覆盖不可缩小的电路，其中可缩小的电路未被此标记层所覆盖。使用模拟工具来模拟此不可缩小的电路的电气性能，其中被模拟的不可缩小的电路是在小于第一尺寸级的第二尺寸级上。