本发明涉及一种在特定操作模式下可降低功率消耗的芯片系统及其方法。该在特定操作模式下可降低功率消耗的芯片系统，包含有一DDR3芯片、一时钟以及一存储器控制器。DDR3芯片利用一半存储体架构，其中四个存储体共享一分支，或者利用一全存储体架构，其中两个存储体共享一分支。DDR3芯片包含有多个焊垫以及一存储体阵列，存储体阵列包含有多个存储体，其中每一存储体具有一特定逻辑地址且环绕着多个焊垫。时钟用来控制数据传输速率。存储器控制器用来调整传输数据以及相关程序，并依据特定操作模式而选择性地重新指派存储体逻辑地址。存储器控制器以400MHz以及800MHz来指派该存储体逻辑地址至相对应的该全存储体架构，以及以1600MHz来指派存储体逻辑地址至相对应的该半存储体架构。