Invention Grant
- Patent Title: 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
- Patent Title (English): Method of forming double-setting line arrange for semiconductor device using protective access cover layer
-
Application No.: CN200610007141.1Application Date: 2006-02-05
-
Publication No.: CN100576494CPublication Date: 2009-12-30
- Inventor: 金在鹤 , 李宣姃 , 李承珍
- Applicant: 三星电子株式会社
- Applicant Address: 韩国京畿道
- Assignee: 三星电子株式会社
- Current Assignee: 三星电子株式会社
- Current Assignee Address: 韩国京畿道
- Agency: 北京市柳沈律师事务所
- Agent 陶凤波; 侯宇
- Priority: 10981/05 2005.02.05 KR; 11/223,311 2005.09.09 US
- Main IPC: H01L21/768
- IPC: H01L21/768 ; H01L23/522

Abstract:
本发明的示例性实施例总体上包括利用双镶嵌方法形成多层金属互连结构的方法,该双镶嵌方法包含了通路覆盖工艺从而保护下部互连线免受由于下部互连线无意中暴露于蚀刻气氛所造成的例如蚀刻损坏或氧化的影响。
Public/Granted literature
- CN1835206A 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 Public/Granted day:2006-09-20
Information query
IPC分类: