Invention Grant
CN100570552C 一种并行浮点乘加单元
失效 - 权利终止
- Patent Title: 一种并行浮点乘加单元
- Patent Title (English): Paralleling floating point multiplication addition unit
-
Application No.: CN200710179973.6Application Date: 2007-12-20
-
Publication No.: CN100570552CPublication Date: 2009-12-16
- Inventor: 李兆麟 , 李恭琼
- Applicant: 清华大学
- Applicant Address: 北京市100084-82信箱
- Assignee: 清华大学
- Current Assignee: 清华大学
- Current Assignee Address: 北京市100084-82信箱
- Agency: 北京众合诚成知识产权代理有限公司
- Agent 朱琨
- Main IPC: G06F9/38
- IPC: G06F9/38 ; G06F7/556 ; G06F7/533 ; G06F7/501 ; G06F7/499

Abstract:
一种并行浮点乘加单元简化了类似技术,实现形式为A+B+C×D的乘加操作(A≥B),同时能够得到C×D的结果,实现时分三级流水线:在第一级流水线中,对A、B进行移位对齐,同时完成C×D的波斯编码、部分积压缩;在第二级流水线中,将A、B移位对齐后的结果和C×D的部分积压缩后的结果经4:2 CSA压缩后,然后进行前导零预测、符号预测、半加运算以及规格化移位;在第三级流水线中,完成A+B+C×D最终加法和舍入,计算其指数,同时根据第一级流水线的输出计算C×D的尾数和指数。本发明的优点在于,能够实现指令级的并行:能同时实行一条加法指令和一条乘法指令;还能对一些发生了数据相关的连续两条指令进行加速。
Public/Granted literature
- CN101178645A 一种并行浮点乘加单元 Public/Granted day:2008-05-14
Information query