公开(公告)号：US08788999B1

公开(公告)日：2014-07-22

申请号：US13933889

申请日：2013-07-02

申请人： Pulsic Limited

发明人： Graham Baldsdon ,  Jeremy Birch ,  Mark Williams ,  Mark Waller ,  Tim Parker ,  Fumiaki Sato

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  G06F2217/78

摘要： A system automatically routes interconnect of an integrated circuit design using variable width interconnect lines. For example, a first automatically routed interconnect may have a different width from a second automatically routed interconnect. The system will vary the width of the interconnect lines based on certain factors or criteria. These factors include current or power handling, reliability, electromigration, voltage drops, self-heating, optical proximity effects, or other factors, or combinations of these factors. The system may use a gridded or a gridless (or shape-based) approach.

摘要翻译： 系统使用可变宽度的互连线路自动路由集成电路设计的互连。 例如，第一自动路由互连可以具有与第二自动路由互连不同的宽度。 系统将根据某些因素或标准改变互连线的宽度。 这些因素包括电流或功率处理，可靠性，电迁移，电压降，自热，光学邻近效应或其他因素，或这些因素的组合。 该系统可以使用网格或无网格（或基于形状的）方法。

公开(公告)号：US08751996B1

公开(公告)日：2014-06-10

申请号：US13711535

申请日：2012-12-11

申请人： Pulsic Limited

发明人： Jeremy Birch ,  Mark Waller ,  Mark Williams ,  Graham Balsdon ,  Fumiaki Sato ,  Tim Parker

IPC分类号： G06F17/50

CPC分类号： G06F17/5077

摘要： A system of automatically routing interconnect of a integrated circuit design while taking into consideration the parasitic issues of the wiring as it is created. The system will be able to select an appropriate wiring pattern so that signals meet their performance requirements.

摘要翻译： 一种自动布线集成电路设计互连的系统，同时考虑到它所产生的布线的寄生问题。 该系统将能够选择合适的布线图案，使信号满足其性能要求。

公开(公告)号：US08966425B1

公开(公告)日：2015-02-24

申请号：US13829512

申请日：2013-03-14

申请人： Pulsic Limited

发明人： Robert Eisenstadt ,  Mark Waller ,  Tim Parker ,  Mark Williams ,  Jeremy Birch ,  Graham Balsdon ,  Fumiako Sato

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  G06F2217/62

摘要： A technique generates small scale clock trees using a spine-based architecture (using spine routing) while also using clustered placement. Techniques are used to control clock sink cluster contents in order to minimize clock skew, minimize clock buffer count, and minimize use of routing resources. This approach also provides the user with ample structure and control to customize small efficient clock trees, and can also reduce clock power consumption.

摘要翻译： 一种技术使用基于脊柱的架构（使用脊柱路由），同时也使用集群放置来生成小规模时钟树。 技术用于控制时钟汇聚簇内容，以最小化时钟偏移，最小化时钟缓冲区计数，并最大限度地减少路由资源的使用。 这种方式还为用户提供了足够的结构和控制来定制小型高效时钟树，并且还可以降低时钟功耗。