公开(公告)号：US09525294B2

公开(公告)日：2016-12-20

申请号：US15132222

申请日：2016-04-18

Applicant: MEDIATEK INC.

Inventor： Hao-Ping Hong ,  Shang-Pin Chen ,  Ding-Shiuan Shen

IPC: H02J7/00

CPC classification number: H02J7/0052 ,  G06F1/266 ,  G06F13/385 ,  G06F13/4072 ,  G06F2213/0042 ,  H02J7/0045 ,  H02J7/0068 ,  H02J7/0081 ,  H02J2007/0062

Abstract: A universal serial bus device includes: a core circuit having a first pin and a second pin, and having an input impedance looking into the core circuit from the first pin and the second pin; and a charging control circuit, coupled to the core circuit, arranged for selectively providing a voltage source to one of the first pin and the second pin; wherein the input impedance of the core circuit is configured to make the voltage source substantially intact when the voltage source is coupled to one of the first pin and the second pin.

Abstract translation: 通用串行总线装置包括：具有第一引脚和第二引脚的核心电路，并具有从第一引脚和第二引脚看入核心电路的输入阻抗; 以及连接到所述核心电路的充电控制电路，被布置为选择性地将电压源提供给所述第一引脚和所述第二引脚中的一个; 其中所述核心电路的输入阻抗被配置为当所述电压源耦合到所述第一引脚和所述第二引脚中的一个引脚时使所述电压源基本上完整。

公开(公告)号：US20160233710A1

公开(公告)日：2016-08-11

申请号：US15132222

申请日：2016-04-18

Applicant: MEDIATEK INC.

Inventor： Hao-Ping Hong ,  Shang-Pin Chen ,  Ding-Shiuan Shen

IPC: H02J7/00

CPC classification number: H02J7/0052 ,  G06F1/266 ,  G06F13/385 ,  G06F13/4072 ,  G06F2213/0042 ,  H02J7/0045 ,  H02J7/0068 ,  H02J7/0081 ,  H02J2007/0062

Abstract: A universal serial bus device includes: a core circuit having a first pin and a second pin, and having an input impedance looking into the core circuit from the first pin and the second pin; and a charging control circuit, coupled to the core circuit, arranged for selectively providing a voltage source to one of the first pin and the second pin; wherein the input impedance of the core circuit is configured to make the voltage source substantially intact when the voltage source is coupled to one of the first pin and the second pin.

Abstract translation: 通用串行总线装置包括：具有第一引脚和第二引脚的核心电路，并具有从第一引脚和第二引脚看入核心电路的输入阻抗; 以及连接到所述核心电路的充电控制电路，被布置为选择性地将电压源提供给所述第一引脚和所述第二引脚中的一个; 其中所述核心电路的输入阻抗被配置为当所述电压源耦合到所述第一引脚和所述第二引脚中的一个引脚时使所述电压源基本上完整。