公开(公告)号：US07876133B1

公开(公告)日：2011-01-25

申请号：US11904901

申请日：2007-09-27

申请人： Alan McLaughlin ,  Gabriel Li

发明人： Alan McLaughlin ,  Gabriel Li

IPC分类号： H03B1/00 ,  H03K3/00

CPC分类号： H03K19/018521

摘要： An output driver circuit can include at least a first driver transistor having a source-drain path coupled between a first power supply node and an output node. A first variable current supply can generate a current having at least one component that is inversely proportional to a power supply voltage. A first driver switch element can be coupled in series with the first variable current supply between a gate of the at least first driver transistor and a second power supply node.

摘要翻译： 输出驱动器电路可以包括至少第一驱动器晶体管，其具有耦合在第一电源节点和输出节点之间的源极 - 漏极路径。 第一可变电流源可以产生具有与电源电压成反比的至少一个分量的电流。 第一驱动器开关元件可以与至少第一驱动器晶体管的栅极和第二电源节点之间的第一可变电流源串联耦合。

公开(公告)号：US20110016374A1

公开(公告)日：2011-01-20

申请号：US12838035

申请日：2010-07-16

申请人： Edward L. Grivna ,  Gabriel Li ,  Thinh Tran

发明人： Edward L. Grivna ,  Gabriel Li ,  Thinh Tran

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： G06F13/4291 ,  G06F11/1016

摘要： A serial interface device may include a plurality of serial link connections that receive at least address values and at least one error detection code (EDC) on different serial link connections, the EDC generated from at least the address values.

摘要翻译： 串行接口设备可以包括多个串行链路连接，其至少在不同的串行链路连接上接收地址值和至少一个错误检测码（EDC），EDC至少从地址值生成。

公开(公告)号：US20100026345A1

公开(公告)日：2010-02-04

申请号：US12577477

申请日：2009-10-12

申请人： Gabriel Li

发明人： Gabriel Li

IPC分类号： H03K19/00 ,  H03K17/16

CPC分类号： H04J3/047 ,  H03K17/002 ,  H03K19/1737

摘要： An apparatus having a plurality of power supply domains and a plurality of logic components. Each of the plurality of logic components residing within a different one of the plurality of power supply domains. Each of the plurality of logic components is configured to operate with a corresponding clock signal within a respective one of the plurality of power supply domains.

摘要翻译： 一种具有多个电源域和多个逻辑部件的装置。 多个逻辑组件中的每一个驻留在多个电源域中的不同的一个中。 所述多个逻辑部件中的每一个被配置为与所述多个电源域中的相应一个中的对应的时钟信号一起操作。

公开(公告)号：US06597707B1

公开(公告)日：2003-07-22

申请号：US09391967

申请日：1999-09-08

申请人： Gabriel Li

发明人： Gabriel Li

IPC分类号： H04L2536

CPC分类号： G06F5/10 ,  H04L7/005 ,  H04L7/033 ,  H04L7/04

摘要： An apparatus comprising a first programmable circuit configured to present (i) a first parallel data signal and (ii) a first control signal in response to one or more serial data signals and a second programmable circuit configured to generate a second parallel data signal in response to (i) the first parallel data signal, (ii) the first control signal and (iii) a second control signal.

摘要翻译： 一种装置，包括第一可编程电路，其被配置为响应于一个或多个串行数据信号呈现（i）第一并行数据信号和（ii）第一控制信号，以及第二可编程电路，其被配置为响应于产生第二并行数据信号 （i）第一并行数据信号，（ii）第一控制信号和（iii）第二控制信号。

公开(公告)号：US06181717B2

公开(公告)日：2001-01-30

申请号：US09326010

申请日：1999-06-04

申请人： Peter Kner ,  Gabriel Li ,  Philip Worland ,  Rang-Chen Yu ,  Wupen Yuen

发明人： Peter Kner ,  Gabriel Li ,  Philip Worland ,  Rang-Chen Yu ,  Wupen Yuen

IPC分类号： H01S310

CPC分类号： H01S5/06804 ,  H01L2224/48091 ,  H01L2924/16195 ,  H01S5/0078 ,  H01S5/02248 ,  H01S5/0687 ,  H01S5/18366 ,  H01L2924/00014

摘要： A tunable semiconductor laser system includes a laser with a semiconductor active region positioned between upper and lower confining regions of opposite type semiconductor material. First and second reflective members are positioned at opposing edges of the active and confining regions. A wavelength tuning member and a temperature sensor are coupled to the laser. A control loop is coupled to the temperature sensor and the tuning member. In response to a detected change in temperature the control loop sends an adjustment signal to the tuning member and the tuning member adjusts a voltage or current supplied to the laser to provide a controlled output beam of selected wavelength.

公开(公告)号：US5646967A

公开(公告)日：1997-07-08

申请号：US644035

申请日：1996-05-09

申请人： Wong Hee ,  Gabriel Li

发明人： Wong Hee ,  Gabriel Li

IPC分类号： G06F1/02 ,  G06F7/62 ,  H03L7/08 ,  H03L7/089 ,  H04L7/00

CPC分类号： H03L7/089 ,  G06F1/022 ,  G06F7/62 ,  H03L7/08

摘要： A triangular waveform synthesizer for a phase-to-frequency converter generates a saw tooth and triangular wave using both PDM and a DC modulation scheme. To minimize both delay and logic, while continuing to provide reasonable resolution, a 4-bit PDM and associated logic generates the PDM output waveform with polarity information and two switching waveforms that encode the DC level information to provide a resultant sum. The resulting waveform, after filtering, is the triangular waveform. Since the switching and adding of the DC levels occurs in real time, the actual delay for the resultant triangular wave is only that of the 4-bit PDM.

摘要翻译： 用于相变频率转换器的三角波形合成器使用PDM和DC调制方案来产生锯齿和三角波。 为了最小化延迟和逻辑，在继续提供合理分辨率的同时，4位PDM和相关逻辑产生具有极性信息的PDM输出波形和两个编码直流电平信息的开关波形，以提供最终的和。 滤波后的结果波形是三角波形。 由于直流电平的切换和加法实时发生，所以产生的三角波的实际延迟只是4位PDM的延迟。

公开(公告)号：US08856434B2

公开(公告)日：2014-10-07

申请号：US12819794

申请日：2010-06-21

申请人： Jun Li ,  Gabriel Li

发明人： Jun Li ,  Gabriel Li

IPC分类号： G06F12/00 ,  G06F13/16 ,  G06F13/28

CPC分类号： G06F13/28 ,  G06F13/1684

摘要： In an embodiment, an apparatus includes a memory controller configured to control a plurality of daisy chained memory components connected over a daisy chained bus. The daisy chained bus includes a direct connection from the transmit interface of the memory controller to a receive interface of an initial memory component, and a daisy chain connection from a transmit interface of the initial memory component to a receive interface of a next memory component. A bus extends from a transmit interface of a last memory component directly to a receive interface of the memory controller.

摘要翻译： 在一个实施例中，一种装置包括存储器控制器，其被配置为控制通过菊花链式总线连接的多个菊花链连接的存储器组件。 菊花链式总线包括从存储器控制器的发送接口到初始存储器组件的接收接口的直接连接以及从初始存储器组件的发送接口到下一个存储器组件的接收接口的菊花链连接。 总线从最后存储器组件的发送接口直接延伸到存储器控制器的接收接口。

公开(公告)号：US07899145B2

公开(公告)日：2011-03-01

申请号：US12577477

申请日：2009-10-12

申请人： Gabriel Li

发明人： Gabriel Li

IPC分类号： H03D3/24

CPC分类号： H04J3/047 ,  H03K17/002 ,  H03K19/1737

摘要： An apparatus having a plurality of power supply domains and a plurality of logic components. Each of the plurality of logic components residing within a different one of the plurality of power supply domains. Each of the plurality of logic components is configured to operate with a corresponding clock signal within a respective one of the plurality of power supply domains.

摘要翻译： 一种具有多个电源域和多个逻辑部件的装置。 多个逻辑组件中的每一个驻留在多个电源域中的不同的一个中。 所述多个逻辑部件中的每一个被配置为与所述多个电源域中的相应一个中的对应的时钟信号一起操作。

公开(公告)号：US07609799B2

公开(公告)日：2009-10-27

申请号：US11468195

申请日：2006-08-29

申请人： Gabriel Li

发明人： Gabriel Li

IPC分类号： H03D3/24

CPC分类号： H04J3/047 ,  H03K17/002 ,  H03K19/1737

摘要： A multiplexer circuit, system and method is provided herein for multiplexing signals with reduced jitter by eliminating all crosstalk and power supply noise injection within the multiplexer circuit. For example, crosstalk and supply noise injection may be eliminated by: (i) separating the multiplexing function into three separate logic gates and (ii) allowing only one switching input per logic gate. In some cases, jitter may be further reduced by distributing the logic gates across three distinct power domains. In other words, the logic gate inputs may be further isolated by gating each signal in its own power domain. In addition, the multiplexer circuit provides built in delay matching by utilizing three substantially identical logic gates.

摘要翻译： 本文提供了一种多路复用器电路，系统和方法，用于通过消除多路复用器电路内的所有串扰和电源噪声注入来复用具有减小的抖动的信号。 例如，可以通过以下步骤来消除串扰和电源噪声注入：（i）将复用功能分离成三个单独的逻辑门，并且（ii）每个逻辑门只允许一个开关输入。 在某些情况下，可以通过在三个不同的电源域分配逻辑门来进一步降低抖动。 换句话说，逻辑门输入可以通过门控其自身功率域中的每个信号来进一步隔离。 此外，多路复用器电路通过利用三个基本相同的逻辑门来提供内置的延迟匹配。

公开(公告)号：US20080025383A1

公开(公告)日：2008-01-31

申请号：US11460444

申请日：2006-07-27

申请人： Gabriel Li

发明人： Gabriel Li

IPC分类号： H04B3/46

CPC分类号： G01R31/31922 ,  G01R31/31709 ,  G01R31/31937

摘要： A test circuit, system, and method are provided herein for testing one or more circuit components arranged upon a monolithic substrate. According to one embodiment, the system may include a test circuit and one or more circuit components, all of which are arranged upon the same monolithic substrate. In general, the test circuit may be configured for: (i) receiving an input signal at an input frequency, (ii) generating a test signal by modulating a phase of the input signal in accordance with a periodic signal, and (iii) supplying either the input signal or the test signal to the one or more integrated circuits, based on a control signal supplied to the test circuit. More specifically, the test circuit may be used to determine the jitter and/or duty cycle distortion (DCD) tolerance of any system component without changing the frequency of the clock signal supplied to the component or injecting noise into the clock recovery system.

摘要翻译： 本文提供了测试电路，系统和方法来测试布置在单片基板上的一个或多个电路组件。 根据一个实施例，系统可以包括测试电路和一个或多个电路部件，所有电路部件都布置在相同的单片基板上。 通常，测试电路可以被配置为：（i）以输入频率接收输入信号，（ii）通过根据周期信号调制输入信号的相位来产生测试信号，以及（iii）提供 基于提供给测试电路的控制信号，将输入信号或测试信号传送到一个或多个集成电路。 更具体地，测试电路可用于确定任何系统组件的抖动和/或占空比失真（DCD）容限，而不改变提供给组件的时钟信号的频率或将噪声注入到时钟恢复系统中。