公开(公告)号：US20080014707A1

公开(公告)日：2008-01-17

申请号：US11485949

申请日：2006-07-12

Applicant: Sung Mun Jung ,  Yoke Leng Louis Lim ,  Sripad Nagarad ,  Dong Kyun Sohn ,  Dong Hua Liu ,  Xiao Yu Chen ,  Rachel Low

Inventor： Sung Mun Jung ,  Yoke Leng Louis Lim ,  Sripad Nagarad ,  Dong Kyun Sohn ,  Dong Hua Liu ,  Xiao Yu Chen ,  Rachel Low

IPC: H01L21/76

CPC classification number: H01L27/115 ,  H01L27/11568

Abstract: In an non-limiting example, we provide a substrate having a cell region, and non-cell regions. We form a tunneling dielectric layer, a charge storing layer, a top insulating layer (e.g., ONO), over the substrate. Then we form a conductive pad layer over the top insulating layer. We form isolation trenches in the pad layer, the charge storing layer and the tunneling dielectric layer and into the substrate. We form isolation regions in the isolation trenches. We remove the pad layer, charge storing layer and the tunneling dielectric layer in the non-cell regions. We form a gate layer over the pad layer and the substrate surface. We complete to form the memory (e.g., SONOS) device in the cell region and other devices in the non-cell regions of the substrate.

Abstract translation: 在非限制性实例中，我们提供具有细胞区域和非细胞区域的底物。 我们在衬底上形成隧道介电层，电荷存储层，顶部绝缘层（例如ONO）。 然后我们在顶部绝缘层上形成导电焊盘层。 我们在焊盘层，电荷存储层和隧道电介质层中形成隔离沟槽并进入衬底。 我们在隔离沟中形成隔离区。 我们去除非单元区域中的焊盘层，电荷存储层和隧道介电层。 我们在衬垫层和衬底表面上形成栅极层。 我们完成以形成单元区域中的存储器（例如SONOS）器件和衬底的非单元区域中的其他器件。

公开(公告)号：US07585746B2

公开(公告)日：2009-09-08

申请号：US11485949

申请日：2006-07-12

Applicant: Sung Mun Jung ,  Yoke Leng Louis Lim ,  Sripad Nagarad ,  Dong Kyun Sohn ,  Dong Hua Liu ,  Xiao Yu Chen ,  Rachel Low

Inventor： Sung Mun Jung ,  Yoke Leng Louis Lim ,  Sripad Nagarad ,  Dong Kyun Sohn ,  Dong Hua Liu ,  Xiao Yu Chen ,  Rachel Low

IPC: H01L21/76

CPC classification number: H01L27/115 ,  H01L27/11568

Abstract: In an non-limiting example, we provide a substrate having a cell region, and non-cell regions. We form a tunneling dielectric layer, a charge storing layer, a top insulating layer (e.g., ONO), over the substrate. Then we form a conductive pad layer over the top insulating layer. We form isolation trenches in the pad layer, the charge storing layer and the tunneling dielectric layer and into the substrate. We form isolation regions in the isolation trenches. We remove the pad layer, charge storing layer and the tunneling dielectric layer in the non-cell regions. We form a gate layer over the pad layer and the substrate surface. We complete to form the memory (e.g., SONOS) device in the cell region and other devices in the non-cell regions of the substrate.

Abstract translation: 在非限制性实例中，我们提供具有细胞区域和非细胞区域的底物。 我们在衬底上形成隧道介电层，电荷存储层，顶部绝缘层（例如ONO）。 然后我们在顶部绝缘层上形成导电焊盘层。 我们在焊盘层，电荷存储层和隧道电介质层中形成隔离沟槽并进入衬底。 我们在隔离沟中形成隔离区。 我们去除非单元区域中的焊盘层，电荷存储层和隧道介电层。 我们在衬垫层和衬底表面上形成栅极层。 我们完成以形成单元区域中的存储器（例如SONOS）器件和衬底的非单元区域中的其他器件。

公开(公告)号：US07029976B1

公开(公告)日：2006-04-18

申请号：US11041051

申请日：2005-01-21

Applicant: Sripad Sheshagiri Nagarad ,  Dong Kyun Sohn ,  Yoke Leng Louis Lim ,  Siow Lee Chwa ,  Hsiang Fang Lim

Inventor： Sripad Sheshagiri Nagarad ,  Dong Kyun Sohn ,  Yoke Leng Louis Lim ,  Siow Lee Chwa ,  Hsiang Fang Lim

IPC: H01L21/8247

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11573 ,  Y10S438/954

Abstract: A method of manufacturing a charge storage layer for a SONOS memory device. A feature of the embodiment is the first gate layer is formed over the charge storing layer (ONO) before the charge storing layer is patterned. The first gate layer protects the charge storing layer (ONO) from various etches used in the process to pattern the various gate dielectric layers on other regions of substrate.

Abstract translation: 一种制造用于SONOS存储器件的电荷存储层的方法。 本实施例的特征是在对电荷存储层进行图案化之前，在电荷存储层（ONO）上形成第一栅极层。 第一栅极层保护电荷存储层（ONO）免受在该工艺中使用的各种蚀刻，以对衬底的其它区域上的各种栅极电介质层进行图案化。