知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

12 条记录 (耗时 0.014 秒)

    MEMORY SYSTEM AND MEMORY MANAGEMENT METHOD INCLUDING THE SAME
    2.
    发明申请
    MEMORY SYSTEM AND MEMORY MANAGEMENT METHOD INCLUDING THE SAME 有权
    包括其内存系统和内存管理方法

    公开(公告)号：US20110119477A1

    公开(公告)日：2011-05-19

    申请号：US13014328

    申请日：2011-01-26

    申请人： Sung-Jae Byun ,  Young Min Lee ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    发明人： Sung-Jae Byun ,  Young Min Lee ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    IPC分类号： G06F15/177

    CPC分类号： G06F12/0607 ,  G06F9/4405 ,  G06F15/177 ,  G11C8/16 ,  Y02D10/13

    摘要： A multi-processor system includes a first processor, a second processor communicable with the first processor, a first non-volatile memory for storing first codes and second codes to respectively boot the first and second processors, the first memory communicable with the first processor, a second volatile memory designated for the first processor, a third volatile memory designated for the second processor, and a fourth volatile memory shared by the first and second processors.

    摘要翻译： 多处理器系统包括第一处理器，与第一处理器通信的第二处理器，用于存储第一代码和第二代码以分别引导第一和第二处理器的第一非易失性存储器，可与第一处理器通信的第一存储器， 为第一处理器指定的第二易失性存储器，为第二处理器指定的第三易失性存储器，以及由第一和第二处理器共享的第四易失性存储器。

    Memory system and memory management method including the same
    3.
    发明授权
    Memory system and memory management method including the same 有权
    内存系统和内存管理方法包括相同

    公开(公告)号：US08984237B2

    公开(公告)日：2015-03-17

    申请号：US13234173

    申请日：2011-09-16

    申请人： Sung-Jae Byun ,  Young Min Lee ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    发明人： Sung-Jae Byun ,  Young Min Lee ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    IPC分类号： G06F12/00 ,  G06F12/06 ,  G06F9/44 ,  G06F15/177 ,  G11C8/16

    CPC分类号： G06F12/0607 ,  G06F9/4405 ,  G06F15/177 ,  G11C8/16 ,  Y02D10/13

    摘要： A multi-processor system includes a first processor, a second processor communicable with the first processor, a first non-volatile memory for storing first codes and second codes to respectively boot the first and second processors, the first memory communicable with the first processor, a second volatile memory designated for the first processor, a third volatile memory designated for the second processor, and a fourth volatile memory shared by the first and second processors.

    摘要翻译： 多处理器系统包括第一处理器，与第一处理器通信的第二处理器，用于存储第一代码和第二代码以分别引导第一和第二处理器的第一非易失性存储器，可与第一处理器通信的第一存储器， 为第一处理器指定的第二易失性存储器，为第二处理器指定的第三易失性存储器，以及由第一和第二处理器共享的第四易失性存储器。

    MEMORY SYSTEM AND MEMORY MANAGEMENT METHOD INCLUDING THE SAME
    4.
    发明申请
    MEMORY SYSTEM AND MEMORY MANAGEMENT METHOD INCLUDING THE SAME 有权
    包括其内存系统和内存管理方法

    公开(公告)号：US20070136536A1

    公开(公告)日：2007-06-14

    申请号：US11553201

    申请日：2006-10-26

    申请人： Sung-Jae Byun ,  Young Lee ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    发明人： Sung-Jae Byun ,  Young Lee ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    IPC分类号： G06F9/00 ,  G06F12/00 ,  G06F15/177

    CPC分类号： G06F12/0607 ,  G06F9/4405 ,  G06F15/177 ,  G11C8/16 ,  Y02D10/13

    摘要： A multi-processor system includes a first processor, a second processor communicable with the first processor, a first non-volatile memory for storing first codes and second codes to respectively boot the first and second processors, the first memory communicable with the first processor, a second volatile memory designated for the first processor, a third volatile memory designated for the second processor, and a fourth volatile memory shared by the first and second processors.

    摘要翻译： 多处理器系统包括第一处理器，与第一处理器通信的第二处理器，用于存储第一代码和第二代码以分别引导第一和第二处理器的第一非易失性存储器，可与第一处理器通信的第一存储器， 为第一处理器指定的第二易失性存储器，为第二处理器指定的第三易失性存储器，以及由第一和第二处理器共享的第四易失性存储器。

    Arbitration for memory device with commands
    5.
    发明申请
    Arbitration for memory device with commands 有权
    带指令的内存设备仲裁

    公开(公告)号：US20070070794A1

    公开(公告)日：2007-03-29

    申请号：US11521655

    申请日：2006-09-15

    申请人： Young-Min Lee ,  Sung-Jae Byun ,  Han-Gu Sohn ,  Gyoo-Cheol Hwang

    发明人： Young-Min Lee ,  Sung-Jae Byun ,  Han-Gu Sohn ,  Gyoo-Cheol Hwang

    IPC分类号： G11C8/00

    CPC分类号： G11C8/16 ,  G11C7/1075 ,  G11C11/406 ,  G11C11/40603 ,  G11C11/40611

    摘要： A plurality of masters arbitrate for access to a shared memory device, such as a SDRAM (synchronous dynamic random access memory), amongst themselves using software and arbitration interfaces. The masters generate additional commands upon arbitration, such as MRS and PALL commands, for prevention of collision of commands, refresh starvation, and/or a missing pre-charge operation in the shared memory device.

    摘要翻译： 多个主机在使用软件和仲裁接口之间仲裁以访问诸如SDRAM（同步动态随机存取存储器）之类的共享存储器设备。 主机在仲裁时产生附加命令，例如MRS和PALL命令，用于防止命令冲突，刷新饥饿和/或在共享存储器设备中缺少预充电操作。

    Arbitration for memory device with commands
    6.
    发明授权
    Arbitration for memory device with commands 有权
    带指令的内存设备仲裁

    公开(公告)号：US08711652B2

    公开(公告)日：2014-04-29

    申请号：US12658911

    申请日：2010-02-17

    申请人： Young-Min Lee ,  Sung-Jae Byun ,  Han-Gu Sohn ,  Gyoo-Cheol Hwang

    发明人： Young-Min Lee ,  Sung-Jae Byun ,  Han-Gu Sohn ,  Gyoo-Cheol Hwang

    IPC分类号： G11C8/00

    CPC分类号： G11C8/16 ,  G11C7/1075 ,  G11C11/406 ,  G11C11/40603 ,  G11C11/40611

    摘要： A plurality of masters arbitrate for access to a shared memory device, such as a SDRAM (synchronous dynamic random access memory), amongst themselves using software and arbitration interfaces. The masters generate additional commands upon arbitration, such as MRS and PALL commands, for prevention of collision of commands, refresh starvation, and/or a missing pre-charge operation in the shared memory device.

    摘要翻译： 多个主机在使用软件和仲裁接口之间仲裁以访问诸如SDRAM（同步动态随机存取存储器）之类的共享存储器设备。 主机在仲裁时产生附加命令，例如MRS和PALL命令，用于防止命令冲突，刷新饥饿和/或在共享存储器设备中缺少预充电操作。

    Arbitration for memory device with commands
    8.
    发明授权
    Arbitration for memory device with commands 有权
    带指令的内存设备仲裁

    公开(公告)号：US07697362B2

    公开(公告)日：2010-04-13

    申请号：US11521655

    申请日：2006-09-15

    申请人： Young-Min Lee ,  Sung-Jae Byun ,  Han-Gu Sohn ,  Gyoo-Cheol Hwang

    发明人： Young-Min Lee ,  Sung-Jae Byun ,  Han-Gu Sohn ,  Gyoo-Cheol Hwang

    IPC分类号： G11C8/00

    CPC分类号： G11C8/16 ,  G11C7/1075 ,  G11C11/406 ,  G11C11/40603 ,  G11C11/40611

    摘要： A plurality of masters arbitrate for access to a shared memory device, such as a SDRAM (synchronous dynamic random access memory), amongst themselves using software and arbitration interfaces. The masters generate additional commands upon arbitration, such as MRS and PALL commands, for prevention of collision of commands, refresh starvation, and/or a missing pre-charge operation in the shared memory device.

    摘要翻译： 多个主机在使用软件和仲裁接口之间仲裁以访问诸如SDRAM（同步动态随机存取存储器）之类的共享存储器设备。 主机在仲裁时产生附加命令，例如MRS和PALL命令，用于防止命令冲突，刷新饥饿和/或在共享存储器设备中缺少预充电操作。

    Memory System and Memory Management Method Including the Same
    9.
    发明申请
    Memory System and Memory Management Method Including the Same 有权
    内存系统和内存管理方法包括它

    公开(公告)号：US20090210691A1

    公开(公告)日：2009-08-20

    申请号：US12430722

    申请日：2009-04-27

    申请人： Jeon-Taek Im ,  Young-Min Lee ,  Han-Gu Sohn ,  Jin-Hyoung Kwon ,  Sung-Jae Byun ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    发明人： Jeon-Taek Im ,  Young-Min Lee ,  Han-Gu Sohn ,  Jin-Hyoung Kwon ,  Sung-Jae Byun ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    IPC分类号： G06F15/177

    CPC分类号： G06F12/0607 ,  G06F9/4405 ,  G06F9/445 ,  G06F12/0638 ,  G06F15/177 ,  G06F2212/2022 ,  G11C8/16

    摘要： A booting method of a digital processing having a first processor and a second processor is provided. An interface between the first processor and the outside is stopped. A second processor program code is transmitted to a second memory from a first memory. A second stage loader (SSL) for the first processor is transmitted to a buffer of the second processor from the first memory. A first processor program code is transmitted to the second memory from the first memory under the control of the second processor and an interface between the first processor and the outside is resumed. The first processor program code is downloaded fast into the second memory to decrease booting time of the digital processing system.

    摘要翻译： 提供了具有第一处理器和第二处理器的数字处理的启动方法。 第一处理器和外部之间的接口被停止。 第二处理器程序代码从第一存储器发送到第二存储器。 用于第一处理器的第二级装载器（SSL）从第一存储器发送到第二处理器的缓冲器。 第一处理器程序代码在第二处理器的控制下从第一存储器发送到第二存储器，并且恢复第一处理器和外部之间的接口。 第一处理器程序代码被快速下载到第二个存储器中以减少数字处理系统的引导时间。

    Memory system and memory management method including the same
    10.
    发明授权
    Memory system and memory management method including the same 有权
    内存系统和内存管理方法包括相同

    公开(公告)号：US08209527B2

    公开(公告)日：2012-06-26

    申请号：US12430722

    申请日：2009-04-27

    申请人： Jeon-Taek Im ,  Young-Min Lee ,  Han-Gu Sohn ,  Jin-Hyoung Kwon ,  Sung-Jae Byun ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    发明人： Jeon-Taek Im ,  Young-Min Lee ,  Han-Gu Sohn ,  Jin-Hyoung Kwon ,  Sung-Jae Byun ,  Yun-Tae Lee ,  Gyoo-Cheol Hwang

    IPC分类号： G06F15/177

    CPC分类号： G06F12/0607 ,  G06F9/4405 ,  G06F9/445 ,  G06F12/0638 ,  G06F15/177 ,  G06F2212/2022 ,  G11C8/16

    摘要： A booting method of a digital processing having a first processor and a second processor is provided. An interface between the first processor and the outside is stopped. A second processor program code is transmitted to a second memory from a first memory. A second stage loader (SSL) for the first processor is transmitted to a buffer of the second processor from the first memory. A first processor program code is transmitted to the second memory from the first memory under the control of the second processor and an interface between the first processor and the outside is resumed. The first processor program code is downloaded fast into the second memory to decrease booting time of the digital processing system.

    摘要翻译： 提供了具有第一处理器和第二处理器的数字处理的启动方法。 第一处理器和外部之间的接口被停止。 第二处理器程序代码从第一存储器发送到第二存储器。 用于第一处理器的第二级装载器（SSL）从第一存储器发送到第二处理器的缓冲器。 第一处理器程序代码在第二处理器的控制下从第一存储器发送到第二存储器，并且恢复第一处理器和外部之间的接口。 第一处理器程序代码被快速下载到第二个存储器中以减少数字处理系统的引导时间。