公开(公告)号：US20120183088A1

公开(公告)日：2012-07-19

申请号：US13006446

申请日：2011-01-14

Applicant: Chun-Fu Liao ,  Fang-Chun Lan ,  Po-Lin Chiu ,  Yuan-Hao Huang

Inventor： Chun-Fu Liao ,  Fang-Chun Lan ,  Po-Lin Chiu ,  Yuan-Hao Huang

IPC: H04B7/02

CPC classification number: H04L25/03891 ,  H04L25/0246 ,  H04L2025/03414 ,  H04L2025/03426

Abstract: A lattice reduction architecture, a lattice reduction method and a detection system thereof are proposed. The proposed architecture performs lattice reduction on channel matrices corresponding to sub-carriers and includes G processing group blocks, which receives channel matrices corresponding to the sub-carriers, and each of the first to the G-1th processing group blocks includes k processing modules respectively processing k sub-carriers, and the Gth processing group block includes j processing modules, where j

Abstract translation: 提出了一种晶格退化架构，一种晶格退化方法及其检测系统。 所提出的架构对与子载波相对应的信道矩阵执行格点减少，并且包括G处理组块，其接收与子载波对应的信道矩阵，并且第一至第G处理组块中的每一个分别包括k个处理模块 处理k个子载波，并且第G个处理组块包括j个处理模块，其中j <= k。 在每个处理组块中，至少一个处理模块接收一个初始矩阵，其中处理模块包括一个格点缩小处理单元，当在一个通道上处理一个格子缩小算法时，向至少一个相邻的处理模块提供一个缩小矩阵 矩阵对应于其相应的子载波，用于根据信道矩阵和接收到的初始矩阵进行至少迭代循环。