公开(公告)号：US20080027700A1

公开(公告)日：2008-01-31

申请号：US11878196

申请日：2007-07-23

申请人： Akinari Kinoshita ,  Tomoyuki Ishizu

发明人： Akinari Kinoshita ,  Tomoyuki Ishizu

IPC分类号： G06F17/50

CPC分类号： G06F17/5036

摘要： A simulation model of BT instability of a transistor in a semiconductor integrated circuit, wherein a bias condition of at least one terminal among the drain terminal, the source terminal and the substrate terminal of the transistor is set up as an independent bias condition from other terminals; and then a model parameter of the transistor is changed in the set bias condition.

摘要翻译： 半导体集成电路中的晶体管的BT不稳定性的模拟模型，其中，晶体管的漏极端子，源极端子和衬底端子中的至少一个端子的偏置条件被设置为与其它端子的独立偏置条件 ; 然后在设定偏置条件下改变晶体管的模型参数。

公开(公告)号：US08271254B2

公开(公告)日：2012-09-18

申请号：US11878196

申请日：2007-07-23

申请人： Akinari Kinoshita ,  Tomoyuki Ishizu

发明人： Akinari Kinoshita ,  Tomoyuki Ishizu

IPC分类号： G01R31/34 ,  G06F7/60 ,  G06F17/50 ,  G06F9/44 ,  G06F9/445 ,  G06G7/54 ,  G06G7/52

CPC分类号： G06F17/5036

摘要： A simulation model of BT instability of a transistor in a semiconductor integrated circuit, wherein a bias condition of at least one terminal among the drain terminal, the source terminal and the substrate terminal of the transistor is set up as an independent bias condition from other terminals; and then a model parameter of the transistor is changed in the set bias condition.

摘要翻译： 半导体集成电路中的晶体管的BT不稳定性的模拟模型，其中，晶体管的漏极端子，源极端子和衬底端子中的至少一个端子的偏置条件被设置为与其它端子的独立偏置条件 ; 然后在设定偏置条件下改变晶体管的模型参数。